

فصل اول

روند توسعه معماری کامپیوتر

Computer Organization and Architecture

سازمان و معماری کامپیوتر

در تشریح سیستم‌های کامپیوتری باید بین سازمان و معماری کامپیوتر تفاوت قایل شد. هر چند ارایه تعریف دقیق برای آن‌ها مشکل است، ولی در مورد موضوعات تحت پوشش آن‌ها توافق عام وجود دارد.

معماری کامپیوتر به صفاتی از سیستم اشاره می‌کند که قابل رویت به وسیله برنامه‌ساز می‌باشد. به عبارت دیگر، صفاتی که بر اجرای منطقی برنامه اثر مستقیم دارد. به عنوان مثال، از جمله صفات معماری کامپیوتر می‌توان به مجموعه دستورالعمل‌ها، تعداد بیت‌های اختصاص یافته به نمایش انواع داده‌ها، مکانیزم ورودی و خروجی و تکنیک‌های نشانی‌دهی کلمات حافظه اشاره نمود.

سازمان کامپیوتر به واحدهای عملیاتی و اتصال بین آن‌ها اشاره می‌کند که در واقع مشخصات معماری را تحقق می‌بخشد. از جمله صفات در ارتباط با سازمان کامپیوتر، جزییات ساخت‌افزاری است مانند سیگنال‌های کنترل، میانجی (Interface) بین کامپیوتر و دستگاه‌های جانبی، تکنولوژی مورد استفاده در حافظه، که این جزییات برای برنامه‌ساز ناپیدا و یا به عبارتی آشکار نیست.

برای روشن نمودن این تفاوت به مثال زیر توجه کنید. وجود یا عدم وجود دستورالعمل ضرب در فهرست دستور زبان ماشین یک کامپیوتر به معماری کامپیوتر مربوط می‌شود. ولی شامل نمودن ساخت‌افزار مستقل ضرب‌کننده در داخل ALU، مربوط به سازمان کامپیوتر می‌باشد. تصمیم‌گیری بر سازمان کامپیوتر ممکن است مبتنی بر تکرار پردازش دستورالعمل ضرب، سرعت و اندازه واحد خاص ساخت‌افزار ضرب انجام گیرد.

امروزه تفاوت بین معماری و سازمان کامپیوتر یک امر مهمی است. بسیاری از سازندگان کامپیوتر، خانواده‌ای از مدل‌های مختلف کامپیوتر ارایه داده‌اند که دارای معماری یکسان ولی سازمان متفاوت می‌باشند، در نتیجه مدل‌های مختلف در یک خانواده دارای قیمت و کارایی متفاوت می‌باشند. هم‌چنین ممکن است معماری کامپیوترها طی سال‌ها پایدار و زنده بماند، ولی سازمان آنها با تغییر در تکنولوژی تغییر یابند. نمونه مثال از این دو پدیده مهم معماری IBM System / 370 است. این کامپیوتر اولین بار در سال 1970 ارایه داده شد و شامل مدل‌های متفاوت می‌باشد. استفاده کننده با نیاز نسبتاً کم می‌تواند مدل کند و ارزان را خریداری کند، ولی با افزایش نیازهایش، بدون صرف نظر از نرم‌افزاری که در گذشته تولید شده است، مدل سریع و گران را جایگزین سازد. این درس بیشتر در مورد سازمان کامپیوتر بحث خواهد کرد.

وظیفه و ساختار Function and Structure


کامپیوترهای معاصر، میلیون‌ها مولفه الکترونیکی در بر دارند. بنابراین توضیح و تشریح آن‌ها به صورت انفرادی مشکل است. برای توضیح دادن یک سیستم پیچیده کامپیوتر می‌توان از مفهوم سلسله مراتبی استفاده نمود که در آن مجموعه‌ای از مولفه‌ها به طور منطقی به یکدیگر متصل شده‌اند و هر کدام از مولفه‌ها نیز یک ساختار سلسله مراتبی خاص خود دارد. استفاده از مفهوم سلسله مراتبی هم برای طراحی و هم برای تشریح و توضیح مولفه‌ها مفید می‌باشد، زیرا طراح در هر لحظه از زمان تنها با یک سطح از سیستم سروکار خواهد داشت و در هر سطح طراح تنها با ساختار و وظیفه همان سطح در ارتباط خواهد بود.

منظور از ساختار (Structure) نحوه اتصال منطقی مولفه‌ها به یکدیگر و برقراری ارتباط بین آن‌ها می‌باشد. ولی Function وظیفه یا عملی است که هر یک از مولفه‌ها به عنوان بخشی از ساختار از خود نشان می‌دهند. ما در تشریح ساختار سیستم از روش Top-down استفاده خواهیم نمود.


وظیفه یک کامپیوتر بسیار ساده است. شکل‌های زیر وظایف اصلی یک کامپیوتر را نشان می‌دهند که به چهار گروه Control , Data Movement , Data Storage , Data Processing تقسیم شده‌اند.

OPERATING ENVIRONMENT

(Source and Destination of Data)




A Functional view of the computer



(b) Data Storage

(a) Data Movement



Data Processing
Possible computer operation


اطلاعات شامل در حافظه

(c) Data Processing (d)

اطلاعات واقع در مسیر حافظه و محیط بیرونی

ساختار (Structure)

به طور کلی کامپیوتر وسیله‌ای است که به نحوی با محیط بیرونی خود ارتباط برقرار می‌کند. اتصال کامپیوتر به محیط بیرونی آن وسیله دستگاه‌های جانبی (Peripheral Devices) و خطوط ارتباطات (Communication) انجام می‌گیرد، که در شکل زیر نشان داده است.



The Computer

ساختار داخل کامپیوتر بیشتر مورد نظر ما می باشد. که شامل چهار مولفه اصلی زیر می باشد:


CPU : عملیات درون کامپیوتر وظایف پردازش داده ها را کنترل می کند.

Memory : داده ها را در خود ذخیره می کند.

I/O : انتقال اطلاعات بین کامپیوتر و محیط بیرون آن را به عهده دارد.

System Interconnection : مکانیزمی است برای انتقال اطلاعات بین سه مولفه فوق.

ساختار یک کامپیوتر در سطح بالا را می توان به صورت شکل زیر نشان داد.



The computer: top-level structure

در سیستم های کامپیوتری امروزه ممکن است از هر یک از مولفه های فوق، چندین کپی در داخل یک سیستم کامپیوتری وجود داشته باشد در کامپیوترهای قدیمی در داخل کامپیوتر تنها یک CPU وجود داشت که به Single Unit Processor معروف اند، ولی در سال های اخیر از چندین پردازنده در داخل یک سیستم استفاده می شود که به Multiple Processor مشهورند.

پیچیده ترین مولفه کامپیوتر CPU می باشد که مولفه های ساختاری آن عبارتند از:

Control Unit : عملیات درون CPU و در واقع کامپیوتر را کنترل می کند.

Arithmetic and Logic Unit (ALU) : وظیفه پردازش داده ها را انجام می دهد.

Registers : حافظه درون CPU را تدارک می بیند.


CPU Interconnection : مکانیزمی برای تبادل اطلاعات بین سه مولفه فوق است.

ساختار CPU و ساختار مهم ترین مولفه درون آن که Control Unit می باشد، در شکل های زیر نشان داده شده اند.

واحد کنترل معمولاً به صورت سیم بندی شده (Hardwired) و یا ریزبرنامه سازی شده (Microprogrammed) طراحی می شود.

طراحی واحد کنترل بیشتر کامپیوترهای متداول (CISC) به روش ریزبرنامه سازی انجام می گرفت، ولی در کامپیوترهای (RISC) ابتدا از

ریزبرنامه سازی استفاده نمی شود، بلکه به صورت سیم بندی شده انجام می گیرد.



کامپیوترها با برنامه ذخیره شده The Stored Program Computer

سیستم کامپیوتری که در آن عملیات در binary رمزگذاری و در حافظه کامپیوتر ذخیره شده و سپس به ترتیب از قبل تعیین شده‌ای اجرا شوند Stored Program Computer و گاهی Von Numman Computer و یا Control - Flow Computer نامیده می‌شوند. این مفهوم حدود 100 سال قبل به وجود آمد و مبنای طراحی کامپیوترهای مدرن و پیچیده امروزی (Complex Instruction Set Computer , CISC) را بنا نهاد.

به هر حال، امروزه ساختار و محاسبه متفاوتی برای اجرای دستورالعمل‌های ذخیره شده وجود دارد، که در آن دنباله دستورالعمل‌ها به ترتیبی که در حافظه ذخیره شده‌اند، اجرا نمی‌شوند. چنین کامپیوترها را Data - Flow Computer می‌نامند و یا ممکن است که اصلاً نیازی به ذخیره شدن دستورالعمل‌ها در حافظه نباشد، چنین کامپیوترها را Neural Computer می‌نامند که احتمالاً در سال‌های آینده به بازار عرضه خواهند شد.

به‌طور خلاصه، مشخصات عملیاتی کامپیوتر با برنامه ذخیره شده را می‌توان به صورت زیر بیان نمود.

- ۱- تنها عملیات مبتدی مانند جمع و عملیات منطقی در آن انجام می‌شوند.
- ۲- برنامه‌ساز برای انجام محاسبه‌ای، مجموعه‌ای از عملیات را انتخاب می‌کند.
- ۳- عملیات به صورت رمزگذاری شده در حافظه ذخیره می‌شود.
- ۴- دستورهای ذخیره شده به صورت محض، ترتیبی اجرا می‌شوند (مگر در برنامه مشخص شده باشد).
- ۵- در همان حافظه‌ای که دستورالعمل‌ها ذخیره شده‌اند، ممکن است Data نیز ذخیره شود.

پیشرفت‌های ایجاد شده در کارایی کامپیوترها Improvements in Performance

از سال 1940 تاکنون، پیشرفت‌های ایجاد شده در بهبود کارایی کامپیوترها با برنامه ذخیره شده را می‌توان در سه مورد زیر متمرکز نمود:

- ۱- Improvement in Technology ، بهبود در تکنولوژی
- ۲- Software Development ، ایجاد نرم‌افزار
- ۳- Architectural Enhancements ، فزونی (افزایش) در معماری

بهبود تکنولوژی یعنی نوع مولفه‌ها و تکنیک‌های ساخت آن‌ها باعث افزایش سرعت خیلی زیاد شده است. سرعت مولفه‌ها در سال‌های گذشته، تقریباً در هر چند سال دو برابر شده است. افزایش چنین سرعتی برای مولفه‌های الکترونیکی نمی‌تواند هم‌چنان ادامه یابد و در واقع در حال حاضر تقریباً به حد نهایی رسیده است و در نتیجه امروزه برای به‌دست آوردن تکنولوژی دیگر مانند تکنولوژی نوری جهت ساخت Optical Computer تحقیقاتی انجام می‌گیرد. یکی از تصمیمات در مرحله طراحی کامپیوتر، انتخاب تکنولوژی بین TTL/CMOS یعنی Transistor - Transistor Logic/ Complementary Metal Oxide Semiconductor و ECL یعنی Emither - Coupled Logic می‌باشد. معمولاً ECL نسبت به MOS از تراکم کمتر، ولی سرعت بالایی برخوردار است. یک سیستم کامپیوتری را می‌توان با توجه به سرعت اجرای دستورالعمل‌ها، (Clock - period)، گنجایش و زمان دستیابی به حافظه، تعداد bit های شامل در هر کلمه و گوناگونی دستورالعمل‌ها معرفی نمود. کارایی سیستم کامپیوتری سریع، معمولاً با سرعت انجام عملیات مبتدی مشخص می‌کنند، به عنوان مثال با MOPS (Millions of Operations Per Second)، MIPS (Millions of Instructions Per Second) و یا MFLOPS (Millions of Floating - Point Operations P . S) و یا حتی GFLOPS (Thousands of millions of Floating - Point Operations Per Second). کامپیوتری را Super Computer نامند، اگر بتواند صدها میلیون عملیات روی اعداد با ممیز شناور (100 MFLOPS) را در هر ثانیه انجام دهد. ایجاد تکنیک‌ها و نرم‌افزار مانند انواع زبان‌های برنامه‌سازی سطح بالا و سیستم‌های عامل پیچیده، باعث شده است که در بیشتر سیستم‌های کامپیوتری، سخت‌افزار پشتیبان برای نرم‌افزار به‌وجود آید.

Architectural Developments

پیشرفت‌های ایجاد شده در معماری کامپیوترها با برنامه ذخیره شده را می‌توان در چهار گروه زیر دسته‌بندی کرد:

1. Those concerned with the processor.
2. Those concerned with the memory hierarchy.
3. Those around the processor memory interface.
4. Those involving use of multiple processor system.

Processor Function

مهم‌ترین وظیفه Processor (پردازنده) پردازش دستورالعمل‌ها است و آن را می‌توان به دو قسمت مستقل زیر تقسیم نمود:

۱- واکشی دستورالعمل Fetching an instruction

۲- اجرای دستورالعمل واکشی شده Executing the fetched instruction

ابتدا پردازنده با استفاده از محتوی PC یکی از دستورالعمل‌ها را از حافظه واکشی می‌کند و سپس دستورالعمل را رمزگشایی، Operand ها را واکشی، عمل مشخص شده را انجام و نتیجه را در حافظه ذخیره می‌کند. به منظور افزایش کارایی پردازنده، می‌توان واکشی و اجرای دستورالعمل‌ها را به طور همزمان (Simultaneously) انجام داد. این روش Pipeline یا Fetch/Execute Overlap نامیده می‌شود که بعداً طی یک فصل مستقل از درس مطالعه خواهد شد.

طی سال‌های گذشته به منظور تامین نیازهای نرم‌افزار، مجموعه دستورالعمل‌های کامپیوتر پیچیده شده‌اند. فرض بر این است که عملیات پیچیده به وسیله سخت‌افزار سریع‌تر از نرم‌افزار انجام می‌گیرد. ولی ایجاد دستورالعمل‌های پیچیده، روی پردازش دستورالعمل‌های ساده اثر منفی دارد و در نتیجه باعث کند شدن پردازش دستورالعمل‌های ساده خواهد بود. بنابراین انتخاب مجموعه دستورالعمل‌های کامپیوتر، یکی از تصمیمات مهم در طراحی کامپیوتر به شمار می‌رود. امروزه عده‌ای بر این باورند که محدود نمودن دستورالعمل‌ها باعث افزایش کارایی سیستم می‌گردد و سیستم کامپیوتری با تعداد دستورالعمل‌های محدود (معمولاً کمتر از 128

دستورالعمل (RISC) (Reduced Instruction Set Computer) نامیده می‌شود. از خصوصیات مهم کامپیوتری RISC می‌توان با استفاده از Pipeline ساده، ثبات‌های زیاد و روش‌های نشانی‌دهی محدود اشاره نمود. ولی سیستم‌های کامپیوتری که سعی دارند بیشتر عملیات را به صورت سخت‌افزاری انجام دهند، معمولاً تا 300 دستورالعمل دارند و (CISC) (Complex Instruction Set Computer) نامیده می‌شود.

Memory Hierarchy (حافظه سلسله مراتبی)

حافظه‌ای که بیرون پردازنده قرار دارد، شامل حافظه اصلی (Main memory) از نوع Random Access و حافظه ثانویه (Secondary memory) از نوع Non-random access می‌باشد. حافظه ثانویه معمولاً از نوع مغناطیسی شامل Magnetic Disk و Magnetic Tape می‌باشد. امروزه تکنولوژی دیسک نوری (Optical Disk) که گنجایش وسیع برای ذخیره نمودن اطلاعات دارد، سطح دیگری را به حافظه سلسله مراتبی افزوده است. حافظه اصلی از نوع نیمه هادی (Semiconductor) و نسبت به حافظه ثانویه سریع می‌باشد. استفاده موثر و آسان از حافظه سلسله مراتبی باعث حمایت از مفهوم MultiProgramming شده است.

MultiProgramming عبارتی برای تشریح برنامه‌سازی سیستم است که در آن بخش‌هایی از برنامه‌های چندین User به طور هم‌زمان (Concurrenty) و به ترتیب اجرا می‌شوند. در صورت استفاده از حافظه سلسله مراتبی، چون گنجایش حافظه اصلی محدود است، باید روشی برای مدیریت حافظه وجود داشته باشد که بتواند به طور اتوماتیک نقل و انتقال برنامه‌ها و داده‌ها را بین حافظه اصلی و حافظه کمکی را انجام دهد، این مفهوم حافظه مجازی (Virtual Memory) نامیده می‌شود. در این روش بدون این‌که User برنامه خاصی جهت انتقال اطلاعات بنویسد، یک مکانیزم اتوماتیک انتقال اطلاعات را در اندازه‌های ثابت و یا متفاوت بین حافظه‌ها انجام می‌دهد. در این صورت نیازی به تغییر آدرس Operandها در داخل برنامه وجود نخواهد داشت، بلکه آدرس‌های تولید شده به‌وسیله پردازنده، به‌وسیله سخت‌افزاری خاص و به صورت پنهان از User به‌طور اتوماتیک به آدرس واقعی محل ذخیره شده در حافظه اصلی تبدیل می‌گردد.


Processor - Memory Interface

میانجی بین پردازنده و حافظه اصلی در ارتباط با دو امر زیر است:


- ۱- حمل دستورالعمل از حافظه به پردازنده (به هنگام واکشی دستورالعمل)
- ۲- حمل Data بین پردازنده و حافظه (به هنگام اجرای دستورالعمل)

باید سرعت انتقال اطلاعات به اندازه‌ای باشد که بتواند در مقصد هضم گردد. بنابراین به‌هنگام طراحی باید تطابق بین سرعت مبادله اطلاعات بین پردازنده و حافظه موردنظر قرار گیرد. در صورتی که Data Rate پردازنده و حافظه یکسان نباشند، سیستم با کندترین مولفه همگام خواهد شد و باید در حالت کلی از روش first - in - first - out استفاده شود تا تبادل اطلاعات به‌وجود نیاید.

معمولاً سرعت پردازنده نسبت به حافظه بیشتر است. برای تطابق سرعت بین پردازنده و حافظه می‌توان یک حافظه سریع، ولی با گنجایش کم به نام Cache بین آن دو مطابق شکل زیر قرار داد.




(a) Traditional Memory Hierarchy



(b) Contemporary Memory Hierarchy

The memory hierarchy




Interface of CPU, Cache, and Main Memory

دستورالعمل‌ها و داده‌های برنامه ابتدا به داخل Cache انتقال می‌یابد و سپس به وسیله پردازنده واکنشی می‌شود. با فرض این که اطلاعات موجود در Cache معمولاً بیش از یک بار مورد استفاده قرار می‌گیرد (مانند Recursive Subroutine Call) در نتیجه سرعت کل سیستم افزایش می‌یابد.

روش دیگر برای تطابق سرعت مولفه‌های مبدا و مقصد، استفاده از n کپی از مولفه‌های کند می‌باشد. مثلاً سرعت انتقال اطلاعات توسط CPU دو برابر حافظه باشد. می‌توان از دو Memory Module استفاده نمود و با ارسال آدرس یکسان به آن دو، امکان واکنشی دو دستورالعمل را به طور هم‌زمان فراهم نمود. این روش در واقع طول کلمه حافظه را افزایش می‌دهد و به Linear Memory Addressing معروف است. نشانی‌دهی خطی حافظه در صورتی مفید خواهد بود که کلیه اطلاعات انتقال یافته واقعاً مورد نیاز باشد و مورد استفاده قرار گیرد. این تکنیک بیشتر برای کاهش دادن زمان انتقال اطلاعات بین حافظه اصلی و Cache به کار می‌رود.

یکی دیگر از تکنیک‌های مهم در رابطه با معماری کامپیوتر استفاده از Modular Memory می‌باشد که در آن هر Module شامل MBR, MAR اختصاصی می‌باشد و در نتیجه چندین Read و یا Write به طور هم‌زمان انجام می‌گیرد. کاربرد اصلی این روش در Pipeline Processor و Array Processor می‌باشد. دو روش اصلی برای طراحی Modular Memory وجود دارد. در روش اول بیت‌های بالاترین رتبه برای انتخاب Module و بیت‌های پایین‌ترین رتبه برای انتخاب کلمه درون Module به کار می‌رود. شکل زیر حافظه‌ای با گنجایش 2^{10} - Word را نشان می‌دهد که به چهار Module هر کدام با گنجایش 2^8 - Word تقسیم شده‌اند که به High - Order Interleaving معروف‌اند.




Modular memory by module address

High order interleaving

چون چهار Module وجود دارد، برای انتخاب Module 2-MSB و برای انتخاب کلمه‌ای درون Module 8-LSB به کار می‌رود. در این ساختار آدرس‌های متوالی به یک Module تعلق دارد، و چون دستورالعمل‌های برنامه معمولاً به طور متوالی پردازش می‌شوند، بنابراین تنها یک Module مشغول خواهد بود. در نتیجه دستگاه‌های ورودی و خروجی مجهز به DMA قادر خواهند بود با سایر Module‌ها ارتباط برقرار کنند. در روش دوم برای طراحی Modular Memory، بیت‌ها با کمترین رتبه (LSB) برای انتخاب Module و بیت‌ها با بالاترین رتبه (MSB) برای انتخاب کلمه درون Module اختصاص می‌یابد. چنین حافظه‌ای Low - Order - Interleaving نامیده می‌شود. در این روش آدرس‌های متوالی بین Module‌های متوالی توزیع شده است و در نتیجه دستورالعمل‌های متوالی برنامه در کلمات Module‌های متفاوت قرار دارند. بنابراین چندین دستورالعمل را می‌توان به طور هم‌زمان واکنشی نمود. این روش در صورت پردازش دستورالعمل‌ها به طور پشت سر هم می‌تواند باعث افزایش سرعت گردد. یعنی به عوض این‌که ابتدا دستورالعمل واکنشی و سپس اجرا شود، می‌توان هم‌زمان با اجرای دستورالعمل جاری واکنشی دستورالعمل بعدی را انجام داد. در صورتی که دستورالعمل جاری از نوع انشعاب شرطی باشد، ممکن است دستورالعمل متوالی با آن که از قبل واکنشی شده است، اجرا نشود. به هر حال وقت اضافی برای این منظور تلف نخواهد شد.

رابطه شکل زیر ساختار Low - Order Interleaving با استفاده از مفروضات مثال قبل را نشان می دهد.



هر چند استفاده از Low-Order Interleaving زمان پردازش را کاهش می دهد، ولی High - Order Interleaving انعطاف پذیری بیشتر دارد. اگر k -bit به انتخاب Module اختصاص یابد، آن گاه 2^k - Module باید در Low - Order Interleaving وجود داشته باشد و در غیر این صورت حفره هایی در فضای نشانی دهی حافظه اصلی به مفهوم عدم وجود اطلاعات به وجود خواهد آمد و هم چنین در صورتی که یکی از Module ها از کار بیفتد، آن گاه کل سیستم حافظه کار نخواهد کرد. بر عکس در High - Order Interleaving ضروری نیست که در ابتدای طراحی کلیه Module ها را در سیستم شامل نمود، بلکه تعداد Module های شامل ممکن است کمتر از 2^k باشد و در صورت نیاز به بسط حافظه، به آسانی در آینده می توان تعدادی Module به سیستم حافظه اضافه نمود و در صورت خرابی یکی از Module ها کل سیستم حافظه از کار نخواهد افتاد.


Multiple Processor System

یکی از روش های واضح برای افزایش سرعت کامپیوتر، شامل نمودن چندین پردازنده در داخل یک سیستم کامپیوتری است که بتواند به سبک منسجم روی یک Single Task کار کند. شاید بتوان چنین تصور کرد که اگر n پردازنده به طور مداوم روی یک مساله کار کند، سرعت نسبت به تک پردازنده n برابر افزایش یابد. ولی همیشه نمی توان یک مساله را چنان تقسیم بندی کرد که n پردازنده بتواند به طور همزمان روی آن کار کنند و اگر چنین کاری ممکن باشد، به علت تبادل اطلاعات بین پردازنده ها هرگز سرعت n برابر افزایش نخواهد یافت. سیستم Multi Processor را می توان به کمک چندین پردازنده ایجاد نمود که از یک حافظه مشترک استفاده نمایند. نتیجه حاصل را Shared Memory Multiprocessor System می نامند. هر یک از پردازنده های ممکن است شامل حافظه محلی (Local memory) باشد، ولی به هر حال برای تبادل اطلاعات بین پردازنده ها به یک حافظه مشترک احتیاج دارند. به علت وجود اتصال حافظه و bus استفاده از این روش موقعی مناسب خواهد بود که تعداد پردازنده ها کم باشد.

در روش دیگر، ممکن است بین پردازنده ها اتصال مستقیم ایجاد کرد که در آن پردازنده ها به طور مستقل کار کنند و مبادله نتایج بین پردازنده ها بدون استفاده از حافظه مشترک، مستقیماً توسط Message Passing انجام گیرد. افزایش تعداد پردازنده ها در Message Passing Multiprocessor به آسانی امکان پذیر است و مخصوصاً برای VLSI بسیار مناسب می باشد.


Pipelined System

Overlap و Pipelining در واقع تکنیک‌های یکسانی هستند که در آن یک وظیفه یا عملی به زیر وظایفی تقسیم شده‌اند که باید به ترتیب خاصی توسط واحدهای عملیاتی (Functional Units) که هر کدام Segment و یا Stage نامیده می‌شوند، انجام گیرند. Segment ها به طور Serial به یکدیگر متصل می‌شوند و به طور همزمان هر یک جزیی از پردازش را انجام داده و نتیجه میانی را به Segment مجاور خود می‌فرستند. یعنی وقتی Segment ای روی زیر وظیفه i -ام کار می‌کند، Segment های مجاور با آن به طور همزمان روی زیر وظیفه‌های $(i+1)$ ام و $(i-1)$ ام کار خواهند کرد. (این روش بیشتر در خطوط تولید کارخانه‌ها به کار می‌رود) عبارت Pipelining برای تشریح و طراحی سیستمی به کار می‌رود که در آن محاسبه خاصی به یک سری از مراحل تجزیه می‌شود. مثلاً Floating - Point Addition را می‌توان به مراحل مقایسه نماها، همترازی ماتریس‌ها، جمع ماتریس‌ها و نرمال کردن ماتریس نتیجه که مراحل مستقل از یکدیگرند، تجزیه نمود. ولی عبارت Overlap به منظور تشریح طراحی سیستمی به کار می‌رود که در آن دو یا چند وظیفه کاملاً مجزا به طور همزمان انجام می‌گیرند، مثلاً عملیات Input / Output و CPU را می‌توان Overlap نمود. انتقال Data بین Segment های سیستمی که به صورت pipeline طراحی شده است، به یکی از دو روش Asynchronous Method (غیر همگام) و Synchronous Method (همگام) انجام می‌گیرد که در شکل زیر نشان داده شده‌اند.



Asynchronous Method

در روش غیرهمگام بین هر دو Segment یک جفت Signal به نام Ready و Acknowledge وجود دارد. در صورتی که Segment ای زیر وظیفه خود را کامل کند، سیگنال Ready را فعال می‌کند تا بدین وسیله آمادگی خود را جهت ارسال نتیجه میانی به Segment مجاور اعلام دارد و Segment مجاور پس از دریافت نتیجه میانی، سیگنال Acknowledge را فعال می‌کند.



Synchronous Method

Synchronous Method

در روش همگام که در شکل فوق نشان داده شده است، یک سیگنال تنظیم وقت (Timing Signal) که متناسب با کندترین Segment می‌باشد، سبب می‌شود که خروجی کلیه Segment ها به طور همزمان به Segment مجاور با آن انتقال یابد. روش غیرهمگام انعطاف‌پذیری بیشتری از نظر نوع Operand ورودی و تاخیر Segment ها از خود نشان می‌دهد و بیشتر در کامپیوترهای Data-Flow به کار می‌رود. اما در بیشتر کامپیوترهای متداول از روش همگام استفاده می‌شود و در آن به منظور جلوگیری از تداخل نتایج میانی بین Segment ها، Latch قرار می‌دهند.

حافظه‌های موجود در کامپیوتر

حافظه را می‌توان به دو گروه اصلی Main Memory و Auxiliary Memory تقسیم کرد. حافظه اصلی در واقع منبع مرکزی یک سیستم کامپیوتری است که باید به طور پویا به برنامه‌های استفاده‌کنندگان اختصاص یابد. پس حافظه اصلی دستورالعمل‌ها و داده‌هایی را در خود ذخیره می‌کند که توسط CPU پردازش می‌شود و در نتیجه توسط CPU مستقیماً قابل دسترسی است.

سرعت پردازش برنامه‌ها به سرعت حافظه اصلی بستگی دارد. اگر گنجایش حافظه اصلی زیاد باشد، سرعت پردازش اطلاعات افزایش می‌یابد، زیرا اکثر اطلاعات موردنیاز در آن موجود خواهد بود و نیازی به ارجاع به حافظه کمکی نیست ولی باید توجه داشت، حافظه‌ای با گنجایش زیاد نسبت به حافظه‌ای با گنجایش کم، کند عمل می‌کند.

با توجه به شکل سازمان حافظه RAM متوجه می‌شویم برای دستیابی به کلمات حافظه باید محتوای MAR رمزگشایی شود و Decoder هر چند مدار یک سطحی است، ولی تاخیر دارد و از طرف دیگر حافظه‌های با گنجایش زیاد با اتصال Chip ها ایجاد می‌گردد. بنابراین به منظور از بین بردن fan - in باید Decoder ها در چند سطح به صورت درختی به هم وصل شوند، در نتیجه زمان دستیابی به اطلاعات طولانی خواهد بود.

با توجه به مکانیسم به کار رفته برای ذخیره و بازیابی اطلاعات، حافظه‌های اصلی به دو گروه زیر تقسیم می‌شوند:

RAM (Read and Write Memory) و Content - Addressable Memory (CAM)

دستیابی به اطلاعات ذخیره شده در RAM از طریق آدرس صورت می‌پذیرد و ممکن است از نوع Read/write و یا Read only باشد. در این نوع حافظه زمان دستیابی به همه کلمات با هم برابر و مستقل از محل ذخیره Data می‌باشد. در حافظه‌های CAM دستیابی به اطلاعات به عوض آدرس توسط خود محتوا صورت می‌گیرد.

برنامه‌ها و داده‌هایی که بلافاصله توسط کامپیوتر موردنیاز نیستند، در حافظه ارزان و کند و به نام Auxiliary Memory یا Secondary Memory ذخیره می‌شوند. این نوع حافظه‌ها از نظر ذخیره و بازیابی اطلاعات به دو گروه زیر تقسیم می‌شوند:

Sequential Access Memory (SAM) , Direct Access Memory (DAM)

مثال برای SAM : Magnetic Tape

مثال برای DAM : Magnetic , Drum

STACK MEMORY

یکی دیگر از حافظه‌های موجود در کامپیوترهای امروزی است.

از Stack می‌توان برای ذخیره کردن Return Address , Passing Parameter , بازگرداندن نتایج و هم‌چنین عملیات ریاضی استفاده نمود. Stack را می‌توان هم به صورت نرم‌افزاری و هم سخت‌افزاری ایجاد کرد.

در برخی کامپیوترها Stack قسمت اصلی حافظه را تشکیل می‌دهد که به آن‌ها Stack Computer می‌گویند.

دو نمونه بزرگ آن، کامپیوتر Burroughs (B 7500 , B 6500 , B 5500) و HP 3000 است.

Stack معمولاً ساختار LIFO دارد، ورود و خروجی اطلاعات از یک طرف به نام Top - of - Stack انجام می‌گیرد.


ورود و خروج اطلاعات به ترتیب به وسیله Push , Pop انجام می‌گیرد.

هم‌چنین دو flag جهت پر و خالی شدن Stack وجود دارد.

«پیاده‌سازی سخت‌افزاری»

1 Register – based Implementation

I - یک Stack با گنجایش k کلمه n بیتی را می‌توان با اتصال k ثابت n بیتی یا قابلیت انتقال Parallel ایجاد کرد.



در صورت فعال شدن سیگنال PUSH، ثابت i - ام محتوای خود را به ثابت $(i+1)$ - ام انتقال می‌دهد و ثابت شماره صفر داده ورودی را در خود ذخیره می‌کند.


در صورت فعال شدن سیگنال POP ثابت i - ام محتوای خود را در ثابت $(i-1)$ - ام ذخیره می‌کند و محتوای ثابت صفر به عنوان داده خروجی خارج می‌شود.

مدار کنترلی متناظر با هر ثابت در شکل نشان داده شده است.

برای نشان دادن حالت پر و خالی Stack از یک Counter و دو flag استفاده می‌شود که در شکل ذکر نشده است.

II - برای پیاده‌سازی Stack با گنجایش k کلمه n بیتی می‌توان از n ثابت k بیتی یا قابلیت تغییر مکان به چپ و راست نیز استفاده نمود.

شکل ساده این نوع Stack در زیر دیده می‌شود:




هر چند این دو نوع Stack بسیار سریع عمل می‌کنند، ولی به خاطر قیمت بالای آن می‌توان از حافظه‌های RAM نیز جهت پیاده‌سازی Stack استفاده نمود.

2 RAM – based Implementation


بر خلاف دو مورد قبل، در این روش به هنگام PUSH، POP نیازی به انتقال محتوای کلمات به کلمات مجاور نیست، بلکه با شامل نمودن ثباتی تحت نام SP (Stack Pointer) می‌توان آدرس Top-of-Stack را در آن ذخیره کرد. لذا به هنگام ذخیره و یا بازیابی Data از Stack می‌توان با نمو یا کاهش SP، دستیابی به کلمات Stack را انجام داد.

مثال زیر این روش را نشان می دهد:



برای پیاده سازی این نوع Stack، لازم نیست یک حافظه RAM مستقل و مجزا به آن اختصاص داد. بلکه بخشی از حافظه اصلی به نام Stack - Region به آن اضافه می شود و علاوه بر SP دو ثبات دیگر به منظور تشخیص Overflow, Under flow به آن اضافه می گردد که عبارتند از:


SL (Stack Limit) , SB (Stack Base)




: HP- STACK

در برخی کامپیوترها چندین ثبات سریع به RAM STACK وصل می شوند تا چند داده واقع در Top of Stack را در خود ذخیره کنند. چون این داده ها بیش از سایر داده های ذخیره شده در Stack مورد استفاده قرار می گیرند، لذا زمان دستیابی به منظور ذخیره و بازیابی اطلاعات در Stack کاهش می یابد.

HP 3000 یک مینی کامپیوتر 16 بیتی است که در آن ضمن این که بخشی از حافظه اصلی به Stack اختصاص یافته است، 4 ثبات دیگر نیز به منظور افزایش سرعت در PUSH, POP به آن اضافه شده اند. شکل ساختار چنین ثباتی را نشان می دهد.



ثبات SM به بالاترین کلمه ذخیره شده در Stack اشاره می‌کند، ولی الزاماً Top - of - Stack واقعی نیست، زیرا ممکن است تا 4 کلمه از اطلاعات واقع در Stack - Region در ثبات‌های اختصاصی Stack وجود داشته باشد. SR ثباتی است 3 بیتی که نشان می‌دهد 0, 1, 2, 3 یا 4 کلمه از اطلاعات ذخیره شده در Stack در ثبات‌های اختصاصی قرار دارد.




ثبات SP به مفهوم Stack - Pointer می‌باشد، ولی سخت‌افزار خاصی طراحی شده است که با ارزیابی SP با مقادیر ثبات‌های SM و SR ارجاع صحیح به Data را انجام دهد. وقتی برنامه از Stack استفاده نمی‌کند، سخت‌افزار مورد نظر اطلاعات موجود در Stack را به ثبات‌های متصل به آن انتقال داده و مقادیر ثبات‌های متصل به آن را به روز در می‌آورد و در نتیجه محتوای ثبات‌های SM و SR را تغییر می‌دهد.

Modular Memory


کامپیوترها برای پردازش برنامه ابتدا دستورالعمل‌ها را از حافظه واکنشی و داده را از حافظه دریافت یا به آن ارسال می‌دارند. به منظور کاهش زمان دستیابی به حافظه و در نتیجه افزایش سرعت پردازش برنامه‌ها باید بتوان بیش از یک Read و Write را همزمان انجام داد. در صورت استفاده از یک RAM، انجام چندین Read و چندین Write به طور همزمان ممکن نخواهد بود. زیرا به هنگام Read یا Write، خطوط Address و Data در طول Memory cycle به طور مداوم بایستی آدرس و داده متناظر با کلمه حافظه را در بر داشته باشد. برای رفع این محدودیت می‌توان RAM را به چندین Module تقسیم نمود که هر کدام MAR, MBR, مختص به خود داشته باشند. در این صورت Module ها قادر خواهند بود چندین Read و یا Write را همزمان انجام دهند. کاربرد اصلی این نوع حافظه‌ها در Pipeline - Processor و Array - Processor ها می‌باشد. دو روش اصلی برای طراحی چنین حافظه‌هایی وجود دارد:

روش اول: بیت‌های بالاترین رتبه برای انتخاب Module و بیت‌های پایین‌ترین رتبه برای انتخاب کلمه درون آن به کار می‌رود. شکل زیر حافظه‌ای با گنجایش 2^{10} word را نشان می‌دهد که به چهار Module با گنجایش 2^8 word تقسیم شده است.



در این ساختار کلمات متوالی حافظه در Module یکسان قرار دارند و چون دستورات برنامه معمولاً به طور متوالی پردازش می‌شوند، تنها یک Module برای پردازش برنامه مشغول خواهد بود، در نتیجه دستگاه‌های ورودی و خروجی مجهز به DMA قادرند با سایر Module‌ها ارتباط برقرار کنند.

روش دوم: بیت‌های پایین‌ترین رتبه برای انتخاب Module و بیت‌های بالاترین رتبه برای انتخاب کلمه درون آن به کار می‌رود. چنین حافظه‌ای را «Memory Interleaving» نامند که در شکل زیر نشان داده شده است:



در این روش کلمات متناظر با دستورات متوالی در Module‌های متوالی و متفاوت قرار دارند و بنابراین چندین دستورالعمل را می‌توان هم‌زمان واکنشی نمود. این روش در صورت پردازش دستورالعمل‌ها به طور متوالی باعث افزایش سرعت می‌شود، زیرا هم‌زمان با اجرای دستورالعمل جاری می‌توان دستور متوالی را واکنشی نمود.

در صورتی که دستورالعمل جاری از نوع انشعاب شرطی باشد ممکن است دستوری که هم‌زمان با اجرای آن واکنشی شده است، اجرا نشود. به هر حال زمان اضافی برای این منظور تلف نخواهد شد.

هر چند استفاده از Memory Interleaving به هر حال زمان پردازش را کاهش می‌دهد، ولی روش اول انعطاف‌پذیری بیشتری دارد، مثلاً اگر k -bit برای انتخاب Module اختصاص یافته باشد باید $2^k - \text{Module}$ در ساختار Memory Interleaving وجود داشته باشد، در غیر این صورت حفره‌هایی به مفهوم عدم وجود اطلاعات در فضای نشانی‌دهی حافظه اصلی وجود خواهد داشت. بر عکس در روش اول تعداد دلخواهی از Module‌ها را می‌توان در حافظه شامل نمود و نیازی به شامل نمودن همه آن‌ها نیست. در آینده می‌توان به آسانی Module‌هایی را جهت بسط حافظه به آن اضافه کرد.

Associative Memory

در پردازش اطلاعات گاهی لازم است جدول ذخیره شده در حافظه را برای بررسی وجود اطلاعات خاص جستجو کرد. مثلاً برنامه اسمبلر برای تبدیل Symbolic Address به معادل دودویی آن باید جدول آدرس Symbolها را جستجو کند و یا فایل متناظر با شماره حساب مشتریان بانک، جهت دستیابی به نام دارنده حساب باید جستجو شود.


معمولاً جستجوی یک فایل با دادن آدرس‌های متناظر با کلمات متوالی، خواندن محتوای آن و مقایسه اطلاعات به طور متوالی انجام می‌شود و این عمل تا مرحله تطابق ادامه می‌یابد.

تعداد دستیابی به کلمات حافظه به محل ذخیره اطلاعات و الگوریتم به کار رفته برای جستجو بستگی دارد.

زمان جستجو را می‌توان به عوض دادن آدرس به حافظه، با ارایه خود محتوا کاهش داد. حافظه‌ای که دستیابی به اطلاعات آن بر اساس ارایه محتوا انجام گیرد Associative Memory و یا Content Addressable Memory (CAM) نامیده می‌شود. در این نوع حافظه‌ها، دستیابی به کلمات هم‌زمان و به‌طور موازی انجام می‌شود. به هنگام Write در چنین حافظه‌ای نیاز به دادن آدرس نیست، بلکه حافظه قادر است به طور اتوماتیک کلمه خالی را پیدا کند و Data را در آن ذخیره نماید. به هنگام Read کل محتوی یا بخشی از Data به حافظه ارایه می‌گردد و حافظه تمام کلماتی را که با Data ارایه داده شده تطابق داشته باشد، علامت‌گذاری کرده و برای خواندن آماده می‌کند. به دلیل سازمان خاصی که حافظه انجمنی دارد، استفاده از این حافظه تنها هنگامی مناسب خواهد بود که عمل جستجو به طور موازی و با مشارکت Data انجام گیرد. حافظه انجمنی بسیار گران‌تر از حافظه RAM است، زیرا علاوه بر قابلیت خواندن و نوشتن، مدار منطقی خاصی را در بر دارد که می‌تواند محتوای خود را با Data ارایه داده شده مقایسه کند و وجود تطابق را تشخیص دهد. به همین دلیل از این حافظه تنها وقتی استفاده می‌شود که زمان جستجو بحرانی بوده و باید بسیار کوتاه باشد.

« Hardware Organization »


نمودار بلوکی حافظه انجمنی در شکل صفحه بعدی نشان داده شده است. هر یک از کلمات حافظه به طور موازی با محتوای ثبات A مقایسه می‌شود و FF نظیر کلماتی که با محتوای A تطابق دارند، در ثبات M برابر 1 می‌شوند و سپس عمل خواندن محتوای کلماتی که FF آن‌ها Set می‌باشد، با دستیابی پشت سر هم انجام می‌گیرد. ثبات K به منظور Mask نمودن محتوای ثبات A به کار می‌رود. اگر تمامی بیت‌های ثبات K برابر 1 باشد، کلیه بیت‌های ثبات A با محتوای کلمات حافظه به طور هم‌زمان مقایسه می‌شوند و در غیر این صورت، تنها محتوای ناحیه‌ای از ثبات A که بیت‌های نظیر آن در ثبات K مساوی با 1 باشد، در مقایسه شرکت خواهند کرد. بنابراین نقش ثبات K، مشخص نمودن قسمتی از اطلاعات است که در عمل جستجو باید شرکت کند.



برای نشان دادن مفهوم فوق به مثال عددی زیر توجه کنید:

| | | | |
|-------|-------|--------|----------|
| A | (101) | 111100 | |
| K | 111 | 000000 | |
| word1 | 100 | 111100 | no match |
| word2 | (101) | 000001 | match |


چون فقط 3 بیت بالاترین رتبه ثابت K مساوی 1 می باشد، بنابراین 3 بیت بالاترین رتبه ثابت A با 3 بیت بالاترین رتبه در همه کلمات حافظه انجمنی به طور موازی و همزمان مقایسه می شود، پس فقط FF نظیر کلمه دوم در ثابت M، 1 خواهد شد. رابطه بین آرایه حافظه و ثابت های جانبی آن در شکل زیر نشان داده شده است:



اگر $k_j=1$ باشد، A_j با کلید بیت های هم رتبه خود که در ستون j قرار دارند به طور همزمان مقایسه می شوند و این عمل برای $j=1,2,\dots,n$ نیز انجام خواهد گرفت.

اگر تطابق بین محتوای ثابت A و کلمه i ام از حافظه وجود داشته باشد، بیت M_i در ثابت M مساوی 1 و اگر یک یا چند بیت از آنها یکسان نباشد، بیت M_i مساوی 0 خواهد بود.

سازمان داخلی یک Binary cell متناظر با C_{ij} در شکل زیر نشان داده شده است:



ابتدا بیت K_j را در نظر نمی‌گیریم. با توجه به رابطه $(j=1,2,\dots,n): x_j = A_j F_{ij} + A'_j F'_{ij}$

اگر $x_j = 1 \Leftarrow A_j = F_{ij}$ اگر $x_j = 0 \Leftarrow A_j \neq F_{ij}$

بنابراین برای این که محتوای کلمه i ام با محتوای ثبات A یکسان باشد، باید داشته باشیم:

$$M_i = x_1 x_2 \dots x_n$$

حال بیت K_j را در نظر می‌گیریم، باید k_j را در منطق مقایسه شامل کنیم، در نتیجه:

اگر $k_j = 0 \Leftarrow$ نیاز به مقایسه A_j با F_{ij} نخواهد بود و باید Match Logic در خروجی مقدار یک تولید کند.

اگر $k_j = 1 \Leftarrow$ نیاز به مقایسه A_j با F_{ij} خواهد بود و در نتیجه ابتدا Match Logic مقایسه را انجام دهد. در صورتی که یکسان

باشند، خروجی یک و یکسان نباشند، مقدار صفر در خروجی تولید کند. در نتیجه رابطه بولی به صورت زیر خواهد بود:

$$x_j + k'_j = \begin{cases} x_j & k_j = 1 \\ 1 & k_j = 0 \end{cases}$$


با در نظر گرفتن رابطه فوق، Match Logic متناظر با کلمه i ام را می‌توان با تابع بولی زیر نشان داد:

$$M_i = (x_1 + k'_1)(x_2 + k'_2) \dots (x_n + k'_n)$$

یا

$$M_j = \prod_{j=1}^n (A_j F_{ij} + A'_j F'_{ij} + K'_j) \quad \text{for } j=1,2,\dots,n$$

مدار منطقی لازم برای تطابق یک کلمه در شکل زیر نشان داده شده است:



توجه کنید که Not-gate متناظر با A_j, k_j در هر ستون تنها یک بار ظاهر خواهد شد، ولی خروجی آن به طور مشترک در کلیه B.C های یک ستون استفاده می‌شود. حال اگر $M_i = 1$ باشد، بین محتوای ثبات A و کلمه i ام از حافظه انجمنی، تطابق وجود خواهد داشت و اگر $M_i = 0$ باشد، عدم تطابق را نشان خواهد داد.

اگر همه بیت‌های ثبات K مساوی صفر باشد، بدون توجه به محتوای ثبات A خروجی‌های M_i مساوی با 1 و در نتیجه کلیه FF های ثبات M با 1 پر خواهند شد و باید از این وضع در عملکرد عادی حافظه جلوگیری کرد.

« Read Operation »

اگر بیش از یک کلمه با محتوای ثابت A تطابق داشته باشد، بیش از یک بیت در ثبات M مساوی با 1 خواهد بود، در این صورت لازم است بیت‌های ثابت M را یک به یک بررسی نمود. و اگر بیتی در ثبات M مساوی 1 باشد، خواندن محتوای آن به توالی و با فعال کردن Read Signal به هر کلمه انجام می‌گیرد.

در برخی کاربردها، جدول ذخیره شده در حافظه انجمنی فاقد کلمات با محتوای یکسان است، در این صورت تنها یک کلمه از حافظه با محتوای ثابت A تطابق خواهد داشت، در نتیجه خروجی M_1 به عوض وصل شدن به ثبات M، می‌تواند مستقیماً به Read Signal به کلمه متناظرش وصل شود و محتوای کلمه تطابق یافته را در خروجی حافظه ظاهر کرد که در این صورت به Read Signal خاصی نیاز نخواهد بود، به علاوه اگر کلمه‌ای با محتوای صفر در حافظه انجمنی وجود نداشته باشد، خروجی متناظر با کلیه خطوط صفر نشان‌دهنده عدم تطابق خواهد بود.

« Write Operation »

حافظه انجمنی علاوه بر قابلیت خواندن و نوشتن اطلاعات، باید عمل جستجو را نیز در بر داشته باشد. شیوه نوشتن در حافظه‌های انجمنی با توجه به کاربرد آن متفاوت است. محتوای کلیه کلمات حافظه انجمنی قبل از انجام جستجو باید به اطلاعات جدید تغییر یابد، در این صورت عمل نوشتن را می‌توان با دادن آدرس متوالی و با استفاده از رمزگشایی همانند RAM انجام داد.

این روش سبب خواهد شد، حافظه به هنگام نوشتن مانند RAM و به هنگام خواندن مانند CAM عمل کند. مزیت این روش، کاهش دادن تعداد خطوط آدرس از m خط (متناظر با هر کلمه یک بیت) به d خط است، به طوری که $m = 2^d$ اگر کلمه غیر ضروری باید از حافظه پاک و کلمه جدید جایگزین آن شود، باید ثبات خاصی را در حافظه شامل نمود که بین کلمات فعال و غیر فعال تفاوت قایل شود. این ثبات را Tag Register نامند. تعداد FF های Tag Reg باید برابر تعداد کلمات حافظه انجمنی باشد.

به منظور ذخیره نمودن کلمه‌ای در این نوع حافظه باید ابتدا بیت‌های Tag Reg را بررسی کرد و اولین FF را که محتوایش صفر است، انتخاب کرد و Data جدید را در آن نوشت و سپس FF نظیر آن را Set کرد. به منظور ذخیره یک کلمه (غیر ضروری) می‌توان کلیه بیت‌های آن را صفر کرد و آن کلمه را به عنوان مکانی خالی تلقی کرد. به علاوه کلماتی را که بیت نظیر آن‌ها در Tag Reg مساوی صفر است، باید به کمک Key-Register و Mask نمود تا در مقایسه فقط کلمات فعال شرکت کنند.

CACHE MEMORY (حافظه نهان): در فصل حافظه‌ها به‌طور مفصل مورد مطالعه قرار خواهد گرفت.

RISC & CISC Computers

در معماری کامپیوتر یکی از جنبه‌های مهم طراحی، مجموعه دستورالعمل‌های پردازنده آن می‌باشد. در کامپیوترهای قدیمی به منظور کاهش سخت‌افزار، مجموعه دستورالعمل‌های ماشین، ساده و محدود بودند. با پیشرفتی که در تولید ICها ایجاد شد، قیمت سخت‌افزار کاهش یافت در نتیجه تعداد دستورالعمل‌های کامپیوترها بیشتر شد و هم‌چنین پیچیدگی دستورالعمل‌ها افزایش یافت، به طوری که اغلب کامپیوترهای رایج امروزی حدود 100 تا 300 دستورالعمل دارند و از انواع Data Type و Addressing Mode استفاده می‌کنند.

تمایل به داشتن سخت‌افزار پیچیده در کامپیوترهای رایج به سبب ایجاد تسهیلاتی در تبدیل برنامه به زبان سطح بالا به برنامه معادل زبان ماشین، زبان‌های کاربردی و کوشش در ایجاد ماشین‌هایی است که توابع را از پیاده‌سازی نرم‌افزاری به پیاده‌سازی سخت‌افزاری سوق دهند.

کامپیوتر با تعداد زیاد از چنین دستورالعمل‌ها را Complex Instruction Set Computer (CISC) گویند. جدول زیر مشخصات برخی کامپیوترها بر حسب تعداد دستورالعمل‌ها، طول دستورالعمل‌ها، روش‌های نشانی‌دهی، تعداد ثبات‌ها، گنجایش حافظه کنترل و Cache را نشان می‌دهد:

| مشخصات | CISC | | | RISC | |
|-----------------------------|----------------|---------------|-------------|-------------------|----------------|
| | IBM 370 168 | VAX 11 780 | Intel 80486 | Motorola 88000 | MIPS R 4000 |
| سال تولید | 1973 | 1978 | 1989 | 1988 | 1991 |
| تعداد دستورالعمل‌ها | 208 | 303 | 255 | 51 | 94 |
| طول دستورالعمل‌ها (bytes) | 2-6 | 2-57 | 1-11 | 4 | 32 |
| تعداد ثبات‌های همه منظوره | 16 | 16 | 8 | 32 | 32 |
| گنجایش حافظه کنترل (K bits) | 420 | 480 | 246 | - | - |
| گنجایش حافظه Cache (Kbytes) | 64 | 64 | 8 | 16 | 128 |

در اوایل سال 1980، تعدادی از طراحان کامپیوتر پیشنهاد کردند که کامپیوترها از مجموعه دستورالعمل‌های کم با ساختمان ساده استفاده کنند. این کامپیوترها ارجاع به حافظه را کاهش می‌دهند و اکثراً با استفاده از ثبات‌های درون CPU، دستورالعمل‌ها را با سرعت زیاد اجرا می‌کنند و معروف به کامپیوترهای Reduced Instruction Set Computer (RISC) هستند.

مشخصات CISC:

در طراحی مجموعه دستورالعمل‌های کامپیوتر نه تنها به ساختمان زبان ماشین بلکه به ملزومات زبان سطح بالای برنامه‌سازی نیز باید توجه کرد.

تبدیل برنامه از سطح بالا به زبان ماشین به وسیله کامپایلر انجام می‌گیرد و تمایل به تولید دستورالعمل‌های پیچیده به منظور آسان نمودن این تبدیل می‌باشد.

وظیفه کامپایلر تولید مجموعه دستورالعمل‌های زبان ماشین برای هر Statement می‌باشد.

مهم‌ترین هدف در معماری کامپیوترهای CISC مبتنی بر این است که هر یک Statement به یک Instruction تبدیل شود.

نمونه‌هایی از این معماری، کامپیوترهای VAX, IBM می‌باشد.

مشخصه دیگر معماری CISC وجود دستورالعمل‌ها با طول‌های متفاوت است.

مثلاً دستورالعمل‌هایی که اپراندهای خود را مستقیماً از ثبات‌ها دریافت می‌کنند، ممکن است فقط شامل 2 بایت، ولی

دستورالعمل‌هایی که ارجاع به حافظه دارند، ممکن است به 5 یا 6 بایت نیاز داشته باشند، در نتیجه جا دادن دستورالعمل‌ها با طول و

فرمت گوناگون در کلمات حافظه به رمزگشایی پیچیده‌ای نیاز دارد.

در کامپیوترهای CISC بیشتر دستورالعمل‌ها اپراندهای خود را از حافظه دریافت می‌کنند.

مثلاً دستورالعمل Add ممکن است یکی از ابراندهای خود را با Index Addressing و دیگری را با Direct Addressing دریافت کند و نتیجه را نیز با روش نشانی دهی خاصی در حافظه ذخیره کند. این مسئله منجر به روشی دیگر در حافظه دارد. در نتیجه این دستورالعمل نیاز به 3 ارجاع به حافظه دارد. هر چند در کامپیوترهای CISC دستورالعمل‌هایی وجود دارد که ابراندهای خود را مستقیماً از ثبات‌های درون CPU دریافت می‌کنند، ولی وجود انواع عملیات و روش‌های نشانی دهی مختلف کار کامپایلر را در تبدیل برنامه به زبان سطح بالا آسان می‌کند. به هر حال استفاده از انواع متعدد دستورالعمل‌ها و روش‌های نشانی دهی، سخت‌افزار بیشتری نیاز دارد و در نتیجه سرعت عملیات را پایین می‌آورد.

به طور خلاصه مشخصات معماری کامپیوترهای CISC را می‌توان به صورت زیر فهرست نمود:

- (۱) وجود تعداد زیاد دستورالعمل، معمولاً بین 100 تا 300 دستورالعمل
 - (۲) وجود برخی از دستورالعمل‌ها در طول اجرای برنامه که وظیفه خاصی را انجام می‌دهند و کمتر مورد پردازش قرار می‌گیرند.
 - (۳) استفاده از روش‌های نشانی دهی متعدد، معمولاً بین 5 تا 20 روش
 - (۴) وجود فرمت گوناگون برای دستورالعمل‌ها با طول متفاوت
 - (۵) وجود تعداد زیادی از دستورالعمل‌ها که ارجاع به حافظه را نیاز دارند.
- جدول زیر برخی مشخصات زبان‌های سطح بالا را به هنگام عملیات نشان می‌دهد:

| | Dynamic Occurrence | | Machine Instruction Weighted | | Memory Reference Weighted | |
|--------|--------------------|----|------------------------------|----|---------------------------|----|
| | Pascal | C | Pascal | C | Pascal | C |
| Assign | 45 | 38 | 13 | 13 | 14 | 15 |
| Loop | 5 | 3 | 42 | 32 | 33 | 26 |
| Call | 15 | 12 | 31 | 32 | 44 | 45 |
| If | 29 | 43 | 11 | 21 | 7 | 13 |
| Goto | - | 3 | - | - | - | - |
| Other | 6 | 1 | 3 | 1 | 2 | 1 |

مشخصات RISC:

معماری کامپیوترهای RISC بیشتر سعی می‌کند با ساده کردن مجموعه دستورالعمل‌ها، زمان اجرا دستورالعمل‌ها را کاهش دهد و جنبه‌های اصلی آن عبارت‌اند از:

- (۱) نسبتاً از تعداد دستورالعمل‌های کمتری استفاده می‌کنند.
- (۲) نسبتاً از تعداد روش‌های نشانی دهی کمتری استفاده می‌کنند.
- (۳) ارجاع به حافظه فقط به دستورالعمل‌های LOAD و STORE محدود می‌شود.
- (۴) کلیه عملیات روی ابراندهای موجود در ثبات‌های درون CPU انجام می‌شود.
- (۵) طول دستورالعمل‌ها ثابت، در نتیجه رمزگشایی آن‌ها آسان می‌شود.
- (۶) بیشتر دستورالعمل‌ها در یک Clock Cycle انجام می‌گیرد (با استفاده از روش pipeline مناسب).
- (۷) در طراحی واحد کنترل به عوض ریزبرنامه‌سازی، از روش سیم‌بندی شده استفاده می‌شود.

چون در کامپیوترهای RISC بیشتر دستورالعمل‌ها از نوع Register-to-Register می‌باشد، در نتیجه اجرا آن‌ها در یک Clock Cycle ممکن خواهد بود که این عمل را می‌توان با Overlap کردن مراحل Fetch، Decode و Execute دو یا سه دستورالعمل و با استفاده از رویه Pipeline ممکن ساخت.

سایر مشخصات معماری کامپیوتر RISC عبارت‌اند از:

- (۱) وجود تعداد زیادی ثابت درون CPU
 - (۲) استفاده از Overlapped Register Windows برای افزایش سرعت در Return و Procedure call
 - (۳) استفاده مناسب از Pipeline
 - (۴) پشتیبانی Compiler برای ترجمه کارای برنامه نوشته شده به زبان‌های سطح بالا به برنامه معادل به زبان ماشین
- (۱) وجود تعداد زیادی ثابت در ذخیره نمودن نتایج میانی بسیار مفید خواهد بود، زیرا برخلاف کامپیوترهای CISC که در آن به هنگام Return & Procedure call انتقال پارامترها و نتایج، به کمک کلمات حافظه انجام می‌شود، در کامپیوترهای RISC می‌توان این انتقال اطلاعات بین Procedure ها را مستقیماً به وسیله ثابت‌ها انجام داد و از ارجاع به حافظه جلوگیری نمود.

« Overlapped Register Windows » (2)

پنجره‌های ثابت همپوشان

در زبان‌های برنامه‌سازی سطح بالا Procedure Call & Return به طور مکرر انجام می‌گیرد و به هنگام ترجمه به زبان ماشین یک Procedure Call به دنباله‌ای از دستورات زبان ماشین تبدیل می‌گردد. این دستورات در ذخیره نمودن مقادیر ثابت‌ها، انتقال پارامترها و فعال نمودن Subroutine‌ها به کار می‌رود.

بعد از بازگشت از رویه مجدداً برنامه مقادیر قبلی ثابت‌ها را ذخیره می‌کند و نتایج را به برنامه فراخوانده انتقال می‌دهد. این چنین ذخیره‌سازی و انتقال پارامترها و نتایج حاصل، مدت زمان بیشتری را به خود اختصاص می‌دهد که برخی کامپیوترها به این منظور از Memory Stack استفاده می‌کنند. بنابراین ارجاع مکرر به منظور push و pop به حافظه ایجاد می‌گردد که باعث اتلاف وقت بیشتری خواهد بود.

در کامپیوترهای RISC از Overlapped Register Window استفاده می‌شود که می‌تواند انتقال پارامترها را مستقیماً انجام دهد و از ذخیره‌سازی و دوباره برگرداندن محتوای ثابت‌ها جلوگیری کند.


هر call به رویه با نمو دادن Pointer یک Reg.window را فعال می‌کند.

و هر Return به رویه با کاهش دادن Pointer یک Reg.window قبلی را فعال می‌کند.

Window‌های متناظر با رویه‌های مجاور شامل ثابت‌های مشترکی هستند که به کمک آن‌ها پارامترها و نتایج بین رویه‌ها، مبادله می‌شود که این مفهوم را می‌توان به صورت شکل زیر نشان داد.

فرض کنید، سیستم شامل 74 ثابت است که ثابت‌های (0 تا 9) را Global (ثابت‌های عام) نامند و پارامترهای مشترک بین کلیه رویه‌ها را در خود ذخیره می‌کند. 64 ثابت باقیمانده بین Window 4 تقسیم شده‌اند که به رویه‌های A, B, C و D اختصاص یافته‌اند.

هر Reg.window شامل 10 ثابت Local (محلی) و 2 مجموعه 6 ثابتی مشترک بین Window‌های مجاور است.



ثبات‌های Local برای ذخیره نمودن متغیرها از نوع Local و ثبات‌های Common برای تعویض پارامترها و نتایج حاصل بین رویه‌های مجاور به کار می‌روند. بنابراین ثبات‌های مشترک سبب می‌شوند Data بدون جابه‌جایی واقعی توسط Window های مجاور مورد استفاده قرار گیرد.

در هر لحظه تنها یک Window فعال است و ثبات‌های سطح بالای رویه فراخواننده با ثبات‌های سطح پایین رویه فراخوانده شده با هم Overlap می‌شوند، بنابراین پارامترها به طور اتوماتیک بین رویه‌ها انتقال می‌یابد.
به عنوان مثال:

فرض کنید رویه A رویه B را فراخواند. ثبات‌های 31 تا 26 بین آن دو مشترک‌اند، در نتیجه رویه A پارامترهای لازم برای B را در این ثبات ذخیره می‌کند. رویه B از ثبات‌های 41 تا 32 برای ذخیره نمودن متغیرهای Local استفاده می‌کند. حال اگر رویه B بخواند رویه C را فراخواند، B نیز پارامترها را توسط ثبات‌های 47 تا 42 به رویه C انتقال می‌دهد. به هنگام بازگشت از رویه B، نتایج حاصل در ثبات‌های 31 تا 26 ذخیره می‌شود و با کاهش یافتن Pointer کنترل به Window متناظر با رویه A بر می‌گردد. توجه داشته باشید که ثبات‌های 15 تا 10 بین رویه‌های A, D مشترکند و در نتیجه Windows ها یک سازمان حلقوی شکل تشکیل می‌دهند. با توجه به شکل فوق متوجه می‌شویم که هر رویه فعال 32 ثبات شامل:

10 Global Reg , 10 Local Reg , 6 High Overlapping Reg , 6 Low Overlapping Reg

در اختیار خواهد داشت.

در حالت کلی سازماندهی Register ها را می‌توان با رابطه زیر بیان نمود:

G = Global تعداد ثبات‌های ، C= تعداد ثبات‌های مشترک بین دو Window مجاور ،

L = Local تعداد ثبات‌های ، W= تعداد Window ها

تعداد ثبات‌های موجود در هر Window به صورت زیر محاسبه می‌شود:

$$\text{Window size} = L+2C+G$$

و تعداد کل ثبات‌های موردنیاز پردازنده عبارت است از:

$$\text{Register File} = (L+C) W+G$$

برای سیستم قبل داریم: Register File = (10+6) 4+10=74 و Window Size = 10+ 2(6) + 10 = 32

«بررسی چند نوع کامپیوتر RISC»

Berkeley RISC1 اولین پروژه برای نشان دادن مزایای معماری RISC در دانشگاه Berkeley صورت گرفت. RISC1 شامل یک "32 bit CPU" به صورت مدار مجتمع است. آدرس آن 32 بیتی بوده و داده‌های آن ممکن است 16،8 و یا 32 بیتی باشند. کلاً شامل 31 دستورالعمل 32 بیتی است. روش‌های نشانی‌دهی آن عبارت‌اند از:

Register addressing, Immediate, Relative to PC (برای دستورات انشعاب شرطی)

Register File آن شامل 138 ثبات است، شامل 10 Global, 8 Window (هر کدام شامل 32 ثبات) و سازمان آن مشابه سازمانی است که قبلاً توضیح داده شد.

چون در هر لحظه تنها یک Window فعال خواهد بود، بنابراین آدرس ثبات‌ها را می‌توان با شامل نمودن یک ناحیه 5 بیتی در فرمت دستورالعمل مشخص نمود.

دستورالعمل‌های RISC1 شامل 3 فرمت زیر می‌باشد:

| | | | | | | | | | | | | | | | |
|---------|-----|----|----|-----|----|----|-----|----------------|----------------|----|---------|----------------|---|-----|---|
| 31 | ... | 24 | 23 | ... | 19 | 18 | ... | 14 | 13 | 12 | ... | 5 | 4 | ... | 0 |
| Op-Code | | | | | | | | R _d | R _s | 0 | Notused | S ₂ | | | |
| 8 | | | | | | | | 5 | 5 | 1 | 8 | 5 | | | |

a) Register mode

(S₂ مشخص کننده آدرس یک ثبات از Window)

| | | | | | | | | | | | | |
|---------|-----|----|----|-----|----|----|-----|----------------|----------------|----|----------------|---|
| 31 | ... | 24 | 23 | ... | 19 | 18 | ... | 14 | 13 | 12 | ... | 0 |
| Op-Code | | | | | | | | R _d | R _s | 1 | S ₂ | |
| 8 | | | | | | | | 5 | 5 | 1 | 13 | |

b) Register Immediate mode

(S₂ مشخص کننده یک اپراند)

| | | | | | | | | |
|---------|-----|----|------|-----|----|----|-----|---|
| 31 | ... | 24 | 23 | ... | 19 | 18 | ... | 0 |
| Op-Code | | | COND | | | Y | | |
| 8 | | | 5 | | | 19 | | |

c) PC Relative mode (y=displacement)

هر دستورالعمل شامل 32 بیت است که در آن 7 بیت از ناحیه opcode نوع عمل و بیت هشتم مشخص کننده تغییر یا عدم تغییر

Status bit در ALU خواهد بود. Reg-To-Reg

در دستورالعمل‌های نوع Reg-to-Reg ناحیه 5 بیتی R_d مشخص کننده محل ذخیره نتایج حاصل از اجرای دستورالعمل است و

داده‌هایی که عمل روی آن‌ها انجام می‌گیرد، توسط نواحی R_s و S₂ مشخص می‌شود.

اگر بیت شماره 13، صفر باشد، 5 بیت واقع در سمت راست ناحیه S₂ یکی از ثبات‌های منبع را مشخص می‌کند.

اگر بیت شماره 13 یک باشد، ناحیه 13 بیتی S₂ نشانگر یک 13-bit constant خواهد بود که ممکن است علامت‌دار یا بدون

علامت باشد.

بنابراین در دو فرمت اول از دستورالعمل‌ها که هر کدام شامل 13 آدرس است، اپراند دوم ممکن است محتوای یکی از 32 ثبات و یا

داده‌ای به صورت Immediate باشد.

در دستورالعمل‌هایی که نیاز به ارجاع به حافظه دارند، R_S یک آدرس 32 بیتی واقع در ثبات و S_2 نشان‌دهنده offset است و محتوای ثبات R_0 همیشه صفر خواهد بود.

در فرمت سوم از دستورالعمل‌ها، 3 ناحیه آخر با هم ترکیب شده و یک 19-bit Relative address تولید می‌کنند که در دستورالعمل‌های $Jump, Call$ به کار می‌رود. ناحیه COND در دستورالعمل‌های $Jump$ ، به منظور بررسی وجود یا عدم وجود یکی از 16 شرط شامل شده است.

31 دستورالعمل RISC1 در 3 گروه دسته‌بندی شده‌اند:

گروه اول: عملیات $Shift, Logic, Arithmetic$ را انجام می‌دهند:

مثلاً به کمک دستورالعمل ADD از گروه اول می‌توان عملیات گوناگونی انجام داد.

$ADD \quad R_{22}, R_{21}, R_{23} \quad R_{23} \leftarrow R_{22} + R_{21}$
 $ADD \quad R_{22}, \#150, R_{23} \quad R_{23} \leftarrow R_{22} + 150$
 $ADD \quad R_0 \neq 150, R_{22} \quad R_{22} \leftarrow 150 \quad (\text{Load Immediate})$
 $ADD \quad R_{22} \neq 1, R_{22} \quad R_{22} \leftarrow R_{22} + 1 \quad (\text{Increment})$

با استفاده از ثبات R_0 می‌توان محتوای ثباتی با یک مقدار ثابت را به ثبات دیگری منتقل کرد: (Move)

$ADD \quad R_0, R_{21}, R_{22} \quad R_{22} \leftarrow R_{21}$

گروه دوم: از نوع $Data Transfer$ هستند که شامل 6 دستورالعمل $Load$ ، 3 دستورالعمل $Store$ و 2 دستورالعمل جهت انتقال PSW می‌باشد.

ثبات PSW شامل $PC, Status bit, Pointer$ به $Window$ ها و سایر اطلاعات مربوط به حالت CPU می‌باشد.

دستورالعمل‌های $Load, Store$ به منظور انتقال $Data$ بین ثبات‌های درون CPU و حافظه به کار می‌روند و ممکن است از نوع $byte (8bit), Short - word (16 bit)$ و یا $Long - word (32bit)$ باشد.

دستورات $Longword$ روی اپراندهای 32 بیتی عمل می‌کنند و به کمک آن‌ها می‌توان غیر از 3 نوع نشانی‌دهی ذکر شده، برخی روش‌های دیگر را نیز ایجاد کرد.

$LDL \quad (R_{22})\#150, R_5 \quad R_5 \leftarrow M[R_{22}] + 150$

در این دستورالعمل برای تولید نشانی موثر از روش نشانی‌دهی $Register Plus Displacement$ استفاده شده است.

$LDL \quad (R_{22})\#0, R_5 \quad R_5 \leftarrow M[R_{22}]$

در این دستورالعمل با استفاده از مقدار ثابت صفر از روش نشانی‌دهی $Register Indirect$ استفاده شده است.

$LDL \quad (R_0)\#500, R_5 \quad R_5 \leftarrow M[500]$

در این دستورالعمل برای تولید محتوای ثابت R_0 از روش نشانی‌دهی $Direct Addressing$ استفاده شده است.

گروه سوم: از نوع $Program Control$ است که به منظور توالی‌دهی دستورالعمل‌های برنامه به کار می‌رود و شامل « 2 دستورالعمل 2

$Jump, دستورالعمل Call$ است.

$JMP \quad COND, S_2 (R_S) \quad PC \leftarrow R_S + S_2$

در این دستورالعمل از روش نشانی دهی Index Plus Displacement استفاده شده است.

JMPR COND, y PC ← PC + y

در این دستورالعمل از روش نشانی دهی Relative to PC استفاده شده است.

دستورالعمل های Call, Return از یک ثابت 3-bit Current Window Pointer (CWP) استفاده می کنند که در آن محتوای این ثابت به Register Window فعال اشاره می کند.

با هر Call, CWP یک واحد کاهش یافته و با هر Return یک واحد اضافه می شود.

CALL R_d, S₂ (R_S) R_d ← PC, RET R_d, S₂ PC ← R_d + S₂

PC ← R_S + S₂ CWP ← CWP + 1

CWP ← CWP - 1 CWP ← CWP + 1

تمرین: برای هر یک از عملیات زیر مثالی از دستورالعمل RISC1 بنویسید:

- a) Decrement a register
- b) Complement a register
- c) Negate
- d) Clear a register to 0
- e) Divide a signed number by 4
- f) No Operation

تمرین: مشخصات 3 کامپیوتر که از مفهوم Register Window استفاده می کنند، در جدول زیر داده شده است. برای هر یک، Window Size و تعداد کل ثابت های موجود در هر یک از کامپیوترها را محاسبه کنید:

| | Computer 1 | Computer 2 | Computer 3 |
|-------------------|------------|------------|------------|
| Global register | 10 | 8 | 16 |
| Local register | 10 | 8 | 16 |
| Common register | 6 | 8 | 16 |
| Number of windows | 8 | 4 | 16 |

« RISC Pipelining » (3)

استفاده از پردازش لوله ای معمولاً برای افزایش کارایی CPU می باشد.

در معماری کامپیوترهای RISC اکثر دستورالعمل ها از نوع Reg-to-Reg می باشند، در نتیجه چرخه دستورالعمل شامل دو مرحله زیر می باشد:


I : Instruction Fetch

E : Execute (به مفهوم انجام عملیات در درون ALU با ورودی و خروجی متناظر با ثابت ها)


برای عملیات Load و Store می توان از 3 مرحله زیر استفاده نمود:

I : Instruction Fetch E: Execute D: (به مفهوم عملیات در ارتباط بین ثابت ها و کلمات حافظه)

شکل زیر زمان بندی مجموعه دستورالعمل هایی را نشان می دهد که بدون استفاده از Pipeline به طور Serial انجام می گیرد:



با استفاده از تنها « 2-Segment Pipeline » که در آن مراحل I و E به طور هم‌زمان انجام می‌گیرد، می‌توان کارایی سیستم را بالا برد و در نتیجه نمودار زمان‌بندی شده آن را به صورت شکل زیر نشان داد:




با این روش می‌توان سرعت پردازش دستورالعمل‌ها را تا حدود 2 برابر افزایش داد، ولی دو مشکل اساسی از رسیدن به حداکثر سرعت جلوگیری می‌کند:

مشکل اول در صورت استفاده از Single - Port Memory روی خواهد داد، چون در هر لحظه تنها یک دستیابی به حافظه وجود دارد، در نتیجه در برخی از دستورالعمل‌ها باید از الحاق حالت Wait استفاده کرد.

مشکل دوم در ارتباط با اجرای دستورالعمل‌های انشعاب است که در ترتیب اجرای دستورالعمل‌ها وقفه ایجاد می‌کند. برای رفع این مشکل باید از الحاق دستور NOP توسط کامپایلر یا اسمبلر استفاده نمود.

پردازش لوله‌ای را می‌توان با ممکن ساختن 2 دستیابی به حافظه در هر مرحله سرعت بیشتری بخشید و در نتیجه مراحل پردازش دستورالعمل را می‌توان با استفاده از « 3-Segment Pipeline » سرعت بیشتری بخشید که در این صورت مراحل پردازش 3 دستورالعمل را می‌توان به صورت Overlap انجام داد که در شکل زیر نشان داده شده است:



مشکل دیگر در پردازش لوله‌ای، در ارتباط با وابستگی Data می‌باشد. اگر دستورالعملی به اپراندی نیاز داشته باشد که توسط دستورالعمل قبل از خود تعیین شود، در این صورت تاخیری لازم خواهد بود که مجدداً این تاخیر را می‌توان توسط NOP ایجاد نمود. پردازش لوله‌ای فوق در صورتی بهتر کار می‌کند که تاخیر Segment ها یکسان باشد.


چون مرحله E در ارتباط با انجام عملیات در درون ALU می‌باشد و معمولاً زمان بیشتری را به خود اختصاص می‌دهد، می‌توان E را به دو مرحله زیر تقسیم نمود:

$$E_1: \text{Register File Read} \quad , \quad E_2 = \text{ALU Operation and Register Write}$$

به دلیل ساده بودن مراحل دستورالعمل‌ها در معماری RISC می‌توان از « 4-Segment Pipeline » استفاده کرد که مجدداً برای تامین تاخیر متناسب با دستورات انشعاب وابستگی داده‌ها از NOP استفاده می‌شود.

به زمان بندی مثال زیر توجه کنید:

- Load A ← M
- Load B ← M
- Nop
- Add C ← A + B
- Store M ← C
- Branch x
- Nop
- Nop



« Optimizing of pipeline »

به دلیل طبیعت ساده بودن دستورالعمل‌های RISC می‌توان از پردازش لوله‌ای به راحتی استفاده نمود. به طوری که قبلاً ذکر شد، تاخیر متناظر با وابستگی داده‌ها و دستورات انشعاب مانع از بهره‌برداری صددرصد از توان عملیاتی پردازنده لوله‌ای است. برای جبران این تاخیرها می‌توان از تکنیک «دوباره سازماندهی کدها» استفاده نمود. ابتدا دستور انشعاب را در نظر می‌گیریم. به طوری که در درس‌های قبل اشاره شد، Delayed Branch روش مناسبی است برای بهبود کارایی پردازنده لوله‌ای که در آن عمل انشعاب پس از پردازش دستورات متوالی انجام می‌گیرد. این رویه ناآشنا را می‌توان توسط جدول زیر روشن ساخت:


| Address | Normal branch | | Delayed branch | | Optimized delay branch | |
|---------|---------------|------|----------------|------|------------------------|------|
| 100 | Load | x, A | Load | x, A | Load | x, A |
| 101 | ADD | 1, A | ADD | 1, A | JUMP | 105 |
| 102 | JUMP | 105 | JUMP | 106 | ADD | 1, A |
| 103 | ADD | A, B | NOP | | ADD | A, B |
| 104 | SUB | C, B | ADD | A, B | SUB | C, B |
| 105 | STORE | A, Z | SUB | C, B | STORE | A, Z |
| 106 | | | STORE | A, Z | | |

در ستون اول از چپ یک قطعه برنامه معمولی را می‌بینیم که بعد از دستور واقع در آدرس 102 باید دستور واقع در آدرس 105 اجرا شود. به منظور تنظیم پردازنده لوله‌ای در ستون دوم، یک دستورالعمل NOP الحاق شده است، ولی برای افزایش کارایی پردازنده در ستون سوم، جای دستورالعمل‌های واقع در آدرس 101 و 102 عوض شده است که شکل زیر اثر این تعویق را به خوبی نشان می‌دهد.


روش Inseted NOP

روش Reversed Inst

- 100 Load x, A
- 101 ADD 1, A
- 102 Jump 106
- 103 NOP
- 106 STORE A, Z




- 100 Load x, A
- 101 Jump 105
- 102 ADD 1, A
- 105 STORE A, Z



سازمان کامپیوتر بخشی است از مهندسی و علوم کامپیوتر که روش‌های ساختن سیستم‌های کامپیوتری را به وسیله عناصر تشکیل دهنده آن بررسی می‌کند.







شکل زیر رابطه طراح کامپیوتر با سایر افرادی را نشان می‌دهد که اجزای کامپیوتر را به زمینه‌های کاربردی آن ارتباط می‌دهند.



طبقه بندی کامپیوترها

آنچه که با شنیدن کامپیوتر در نظر اکثر ما مجسم می‌شود، نوع به خصوصی از کامپیوتر است که به صورت کامل " کامپیوتر رقمی با برنامه ذخیره شده همه منظوره الکترونیکی " نامیده می‌شود.

شکل زیر یک روش تقسیم‌بندی برای کامپیوترها را نشان می‌دهد.



سازمان کامپیوتر

طبیعت کار کامپیوترها


انسان در طول زندگی محاسبات را به صورت دستی انجام می‌داد. هنگامی که حجم محاسبات دستی افزایش یافت و نتیجه حاصل از انجام محاسبات دستی نامطمئن شد، زیرا:

- ۱ - سرعت کار کامپیوتر بشر محدود است.
- ۲ - بشر جایز الخطاست به طوری که نتیجه حاصل از محاسبات دستی پیچیده اغلب نامطمئن می‌باشد. زیرا با توجه به منابع خطای بشر (گیجی، بی‌دقتی، خستگی و.....) ممکن است اشتباهاتی در محاسبات رخ دهد، با توجه به دو دلیل فوق انسان به فکر افتاد که ماشین اتوماتیکی طرح کند که دور از منابع خطای انسان باشد و هم‌چنین محاسبات را با سرعت زیاد انجام دهد.


مولفه‌های لازم برای کامپیوتر

انسان جهت انجام محاسبات به مغز خود متکی می‌باشد و در نتیجه محاسبه به وسیله مغز و کاغذ انجام می‌گیرد، زیرا الگوریتم‌ها و داده را روی کاغذ می‌نویسد و سپس دستورالعمل وارد قسمت کنترل مغز می‌شود و نوع عمل به واجد اجرا مشخص می‌گردد، آن‌گاه داده‌های محض وارد واحد اجرا شده، عمل بر روی آن انجام و نتیجه بر روی کاغذ ثبت می‌شود.

انسان




مولفه‌های اصلی کامپیوتر نیز مشابه به مولفه‌های لازم برای محاسبه دستی توسط انسان می‌باشد.



تفاوت اصلی بین ماشین و انسان در نحوه نمایش اطلاعات می‌باشد، بنابراین برای تبدیل اطلاعات از زبان ماشین به زبان دنیای خارج آن و بالعکس وسیله‌ای لازم است که I/O System نامیده می‌شود و در نتیجه مولفه‌های لازم برای کامپیوتر عبارت‌اند از:

- ۱ - Processor: که قادر به تفسیر و اجرای دستورالعمل‌ها می‌باشد.
- ۲ - Memory: برای ذخیره نمودن برنامه‌ها و داده‌ها.
- ۳ - I/O System: وسیله‌ای برای تبادل اطلاعات بین حافظه و پردازنده و بین کامپیوتر و دنیای خارج آن.

یک مدل انتزاعی برای کامپیوتر:




وظیفه کامپیوتر محاسبه است و محاسبه را می‌توان به عنوان ارزیابی تابعی مانند $f(x)=z$ تلقی نمود که در آن x ورودی و z خروجی و f پردازشی است که روی x انجام و نتیجه z را تولید می‌کند.

برای این که بتوان تابع f را به وسیله کامپیوتر ارزیابی نمود باید ارزیابی طی مراحل متناهی f_1, f_2, \dots, f_n انجام گیرد.

$$y_1=f_1(x) \quad , \quad y_2=f_2(y_1), \dots, f_n(y_{n-1})=z$$

بنابراین چنین ماشینی باید محاسبه را طی مراحل متناهی انجام دهد. یک مدل انتزاعی به وسیله ریاضیدان انگلیسی به نام آلن تورینگ (Alen Turing) معرفی شده است که مولفه‌های لازم برای کامپیوتر را در بر دارد و می‌تواند محاسبه را طی مراحل متناهی انجام دهد.



R/W Head قادر است علامت خانه‌ای را که در مقابل آن قرار گرفته است تشخیص دهد، علامت جدید را جایگزین علامت قبلی کند، یک خانه به طرف چپ یا راست تغییر مکان یابد. ماشین تورینگ شامل مجموعه‌ای از دستورالعمل‌ها می‌باشد که فرمت آن به صورت زیر است:

$$S_h \quad t_i \quad O_j \quad S_k$$

به مفهوم این که اگر پردازنده P در حالت فعلی S_h باشد و نوک خواندن و نوشتن روی خانه‌ای با علامت t_i قرار گرفته باشد، باید Operation یا عمل O_j انجام گیرد و پردازنده به حالت جدید S_k تغییر یابد.

O_j ممکن است یکی از چهار عمل زیر باشد:

۱- $O_j = t_j - 1$ به معنی این که علامت t_j جایگزین علامت قدیم t_i شود.

۲- $O_j = R$ یعنی R/W Head یک خانه به راست تغییر مکان یابد.

۳- $O_j = L$ یعنی R/W Head یک خانه به چپ تغییر مکان یابد.

۴- $O_j = H$ پردازنده محاسبه را متوقف می‌کند.

ارزیابی تابع $z=f(x)$ به وسیله ماشین تورینگ به ترتیب زیر انجام می‌گیرد:

ابتدا ورودی x در قسمت خالی نوار قرار می‌گیرد، آن گاه ماشین تورینگ شروع به کار می‌کند و طی مراحل متناهی f_1, f_2, \dots, f_n محاسبه را انجام در پایان عمل n ماشین متوقف می‌شود و نتیجه حاصل از محاسبه یعنی z روی نوار ذخیره می‌گردد.

مثال: ماشین تورینگ طراحی کنید که حاصل جمع دو عدد طبیعی را تولید کند.
 با فرض این که هر عدد طبیعی n را به وسیله n تا 1 نشان دهیم و از λ برای جداسازی استفاده کنیم.
 آن گاه مثلاً عملوندهای 2, 3 را می توان به صورت $\dots\lambda 11\lambda 111\lambda \dots$ نشان داد. برای پیدا کردن حاصل جمع باید λ بین دو عدد را از بین برد و سمت چپ ترین یک را به λ تبدیل نمود. این الگوریتم جمع را می توان به وسیله مجموعه ای از دستورالعمل های ماشین تورینگ به صورت زیر بیان نمود.

| instruction | | | | |
|-------------|-----------|-----------|-------|--|
| S_0 | λ | R | S_0 | حرکت R/W Head به طرف راست عدد n_1 |
| S_0 | 1 | R | S_1 | |
| S_1 | 1 | R | S_1 | |
| S_1 | λ | 1 | S_2 | جایگزین نمودن 1 با λ بین دو عدد n_1 و n_2 |
| S_2 | 1 | L | S_3 | حرکت R/W Head به طرف چپ n_1 |
| S_3 | 1 | L | S_3 | |
| S_3 | λ | R | S_4 | |
| S_4 | 1 | λ | S_5 | پیدا کردن سمت چپ ترین یک و جایگزین نمودن آن با λ |
| S_5 | λ | H | S_0 | توقف محاسبات و قرار گرفتن n_1+n_2 روی نوار |

تمرین: در الگوریتم جمع چرا سمت راست ترین یک را به λ تبدیل نمی کنیم؟
 قطعه برنامه قبلی را می توان به صورت جدول حالات زیر بیان نمود.

| حالت | علامت | |
|-------|------------|---------|
| | b | 1 |
| S_0 | S_0/R | S_1/R |
| S_1 | S_1/I | S_1/R |
| S_2 | don't care | S_3/R |
| S_3 | S_4/L | S_3/L |
| S_4 | — | S_5/b |
| S_5 | S_0/H | — |

Desing Methodology (اسلوب شناسی طراحی)

کامپیوتر رقمی یک سیستم است. سیستم مجموعه ای است از اجزا که با اتصال منطقی به یکدیگر یک شیئی جدید با وظیفه و هدف کاملاً مشخص و معین را به وجود می آورد. ولی مورد توجه ما سیستم پردازش اطلاعات می باشد که وظیفه آن تبدیل ورودی A به خروجی B می باشد و این تبدیل را می توان به وسیله تابع f نشان داد.

خروجی ورودی محاسبات

$$f : A \rightarrow B$$

$$\forall a \in A$$

$$\exists b \in B$$

$$\ni b = f(a)$$

برنامه ها و داده ها


نتایج حاصل از اعمال برنامه روی داده

$$b \leftarrow f(a)$$

مدل سازی سیستم (System Modeling)

بهترین روش برای مدل سازی کامپیوتر استفاده از گراف می باشد.

گراف $G = \langle V, E \rangle$ شامل دو مجموعه است که در آن V مجموعه غیر تهی از گره ها و E مجموعه ای از یال ها می باشد.



به طوری که $E \subseteq V \times V$ به معنی این که اگر $\langle v_1, v_2 \rangle \in E$ باشد، آن گاه گره v_1 به وسیله یک خط جهت دار به گره v_2 متصل می شود.

معمولاً گره ها را با دایره کوچک و یال ها را با خط جهت دار نشان می دهند، گراف حاصل را نمودار (Diagram) گویند.

سیستم رقمی معمولاً شامل دو جز است:


۱- مجموعه ای از اجزا پردازش C

۲- مجموعه ای از سیگنال های S که وظیفه انتقال اطلاعات بین اجزا را به عهده دارد.

یک روش برای توصیف ساختاری استفاده از گراف است.

توصیف ساختاری: تنها مولفه ها را نامبرده و نحوه اتصال منطقی آن ها را مشخص می کند. ولی اطلاعی در مورد رفتار سیستم به ما


نمی دهد. مثلاً گراف زیر ساختار یک سیستم را نشان می دهد، که شامل ۸ گره و ۹ یال می باشد.



شکل (۱) توصیف ساختاری

حال اگر به جای گره های انتزاعی، مولفه های واقعی مانند Gate ها و به جای یال های انتزاعی، سیگنال ها را قرار دهیم، نمودار بلوکی

(Block Diagram) زیر به دست می آید که رفتار یک X-OR Gate را از خود نشان می دهد.



شکل (۲) نمودار بلوکی (X-OR) Gate که هم توصیف رفتاری و هم توصیف ساختاری را در بر دارد.

بنابراین توصیف ساختاری تنها اجزا تشکیل دهنده سیستم را نام برده و اتصال منطقی بین آن ها را معین می کند. ولی توصیف رفتاری به شخص امکان می دهد که برای هر ورودی مانند a بتوان خروجی $f(a) = b$ را معین کند. f را به عنوان رفتار سیستم در نظر می گیریم.

برای نمایش رفتار مدارهای ترکیبی می توان از جدول ارزش (Truth Table) استفاده کرد.

| ورودی | | $b=f(a)$ |
|-------|-------|------------------|
| x_1 | x_2 | $x_1 \oplus x_2$ |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

شکل (۳) توصیف رفتاری

حال با در دست داشتن رفتار و مولفه‌ها باید مولفه‌ها را چنان به‌طور منطقی به هم متصل نمود که ساختار سیستم را با حداقل هزینه ایجاد کند که یک روش برای این منظور استفاده از نمودار بلوکی (شکل ۲) است که هم توصیف ساختاری و هم توصیف رفتاری را دربر دارد.

Data and Control

هر سیستم رقمی به دو جز تقسیم می‌شود:

۱- واحد پردازش داده‌ها (D.P.U) و (Data Processing Unit)

۲- واحد کنترل (C.U.) و (Control Unit)

مجموعه اجزا و مسیرهای پیموده شده به وسیله داده را واحد پردازش داده‌ها گویند و سایر قسمت‌ها واحد کنترل نامیده می‌شود. عملیات انجام داده شده در واحد پردازش و مسیرهای پیموده شده به وسیله داده‌ها در هر لحظه از زمان به وسیله واحد کنترل مشخص می‌گردد.

تمایز Data و Control را می‌توان با استفاده از تابع رفتاری ماشین و با تجزیه f , A و B به دو قسمت کنترل و داده نشان داد.


$$f:A \rightarrow B \Rightarrow f_c, f_d$$

$$A \subseteq A_c \times A_d, B \subseteq B_c \times B_d$$

$$f_c:A_c \rightarrow B_c$$

$$f_d:A_d \times A_c \rightarrow B_d$$

در صورتی که دو تابع کنترل و داده را به صورت جداگانه پیاده‌سازی (Implement) کنیم، نمودار بلوکی زیر به دست می‌آید.



و احد کنترل را می توان به دو طریق طراحی نمود:

اگر f_c ثابت و دائمی باشد، واحد کنترل را سیستم بندی شده (Hardwired) گویند.

اگر f_c به کمک ذخیره نمودن اطلاعات کنترل در حافظه انجام گیرد، واحد کنترل را ریزبرنامه سازی شده (Microprogrammed) گویند.

روش های توصیفی: اجزای سیستم در نمودار بلوکی به صورت مستطیل نشان داده می شود که در آن ساختار داخلی مشخص نیست، ولی رفتار آن به طور ناقص یا کامل مشخص است. اجزا یا مولفه های سیستم در واقع ماشین با تعداد حالت های متناهی است که در آن ورودی A به دو جز تقسیم می شود.

۱- سیگنال های ورودی اصلی X که به وسیله منابع خارجی فراهم می شود.

۲- حالات درونی Y که اطلاعات ذخیره شده درونی را تشکیل می دهد.

هم چنین خروجی B به دو جز تقسیم می شود:

۱- سیگنال های خروجی اصلی Z

۲- حالات جدید درونی Y

$$f: X \times Y \rightarrow Y \times Z$$

$$\forall \langle x, y \rangle \in X \times Y \quad \exists \langle y, z \rangle \in Y \times Z \quad \exists \langle y, z \rangle = f \langle x, y \rangle$$

و این تابع را می توان به وسیله State Table نیز نشان داد که در آن سطرها نشان دهنده حالات و ستون ها نشان دهنده ورودی ها می باشد.

روش دیگر برای نشان دادن رفتار سیستم استفاده از State Transition می باشد. یا معادلاتی به صورت زیر می باشد.

$$f(x_0, y_0) = (z_1, y_1)$$

$$f(z_1, y_1) = (z_2, y_2)$$

⋮

$$f(z_{n-1}, y_{n-1}) = (z_n, y_n)$$

هر یک از معادلات فوق یک حکم (Statement) نامیده می شود و احکام بر دو نوعند:

۱- **اخباری:** بیانی از آن چه که ماشین انجام می دهد. (نرم افزار)

۲- **دستوری:** بیانی از آن چه ماشین باید انجام دهد. (سخت افزار)

مجموعه ای از احکام دستوری را که شبیه یک برنامه است. (RTL) Register Transfer Language گویند که یک زبان برای طراحی سخت افزار کامپیوتر می باشد.

سطوح طراحی : طراحی کامپیوترهای رقمی در سه سطح زیر انجام می شود :

| Desing level | Components | Information Unit | Time Unit |
|--------------------------|--|--------------------------------------|------------------------|
| Processor (LSI, VLSI) | CPU, I/O Devices I/O Processor و Memories | Block of Data برنامه‌ها و داده‌ها | $10^{-3} - 10^3$ S |
| Register (MSI) | Register, Combinational ckt Simple Sequential ckt | Word | $10^{-9} - 10^{-6}$ S |
| Gate (SSI) | Logical Gates, FFs | Bit | $10^{-10} - 10^{-8}$ S |

طراحی سلسله مراتبی « Hierarchical Design »

در Top - down design می توان طراحی سیستم پیچیده مانند کامپیوتر را به صورت زیر انجام داد:

- ۱ - ساختار سیستم را در سطح پردازنده‌ها (Process level) مشخص می کنیم.
- ۲ - ساختار هر یک از مولفه‌های مرحله اول را در سطح ثبات‌ها (Register level) مشخص می کنیم.
- ۳ - ساختار هر یک از مولفه‌های مرحله دوم را در سطح گیت‌ها (Gate level) مشخص می کنیم.

Register Level

واحد اطلاعاتی مجموعه‌ای است از bit ها که Word نامیده می شود و مسیری که اطلاعات طی می کند BUS (گذرگاه) نامیده می شود.
مولفه‌های لازم برای طراحی در Register Level عبارتند از:

a. Combinational Components

1. Word Gates
2. Multiplexer تسهیم کننده
3. Decoder and Encoder رمزگشا و رمزگذار
4. General - purpose Logic Array آرایه منطقی همه منظوره
5. Arithmetic Element (Adder, comparator ...)

b. Sequential Components

1. Register (به انضمام ثبات‌های تغییر مکان)
2. Counter


Word Gate

فرض کنید $X = (x_0, x_1, \dots, x_{m-1})$ و $Y = (y_0, y_1, \dots, y_{m-1})$ دو کلمه m بیتی و $f \in \{AND, OR, NOT, NAND, NOR, XOR\}$ باشد، آن گاه $Z = f(X, Y)$ اگر $z_i = f(x_i, y_i)$ برای $i = 0, 1, \dots, (m-1)$

و این تعمیم جبر بول دو مقداری $B = \{0, 1\}$ از تابع $f: B^n \rightarrow B$ به تابع $f: (B^m)^n \rightarrow B^m$ می باشد.


مثلاً $Z = \overline{XY}$ نشان دهنده یک NAND Date با ورودی و خروجی m -bit خواهد بود.

$$(z_0, z_1, \dots, z_{m-1}) = (\overline{x_0 y_0}, \overline{x_1 y_1}, \dots, \overline{x_{m-1} y_{m-1}})$$



Y ممکن است تک بیتی باشد و در این صورت به عنوان مثال داریم:

$$X + Y = (x_0 + y, x_1 + y, \dots, x_{m-1} + y)$$



بقیه مولفه‌ها و کاربرد آن‌ها را در درس مدار منطقی مطالعه نموده‌ایم.


Logic Array Elements

در طراحی واحد کنترل و برخی دیگر از کاربردها مجموعه توابعی که باید انجام گیرند تصادفی هستند که دسته‌بندی آن‌ها آسان نخواهد بود و در چنین حالتی از آرایه‌های منطقی برای پیاده‌سازی توابع ترکیبی تصادفی استفاده می‌شود که این مولفه‌ها در دو شرط زیر صدق می‌کند.

۱- ساختمان داخلی آن‌ها یکنواخت هستند، زیرا با استفاده از تکنولوژی ساخت مدارهای مجتمع می‌توان آن‌ها را به صورت انبوه تولید

نمود. (Mass Production)

۲- ساختمان داخلی آن به هنگام ساخت چنان در نظر گرفته می شود که در آینده بتوان تغییراتی در آن به وجود آورد و توابع مورد نظر را انجام داد. یکی از این مولفه ها معروف به آرایه منطقی برنامه پذیر یا Programmable Logic Array (PLA) می باشد که می تواند مجموعه توابع ترکیبی را به صورت مدار دو سطحی متناظر با مجموع حاصل ضربها تولید کند.



این ماتریس شبکه ای است از هادی ها که شامل P سطر و q ستون می باشد و عناصر جفت ساز مانند دیود و ترانزیستور خطوط افقی و عمودی را به یکدیگر متصل می کند.


هر خط افقی یک جمله حاصل ضرب تولید می کند که به عنوان ورودی به زیر ماتریس $P \times (q - 2n)$ مورد استفاده قرار می گیرد و هر خط عمودی در زیر ماتریس سمت راست یک تابع به صورت مجموع حاصل ضربها تولید می کند و هر یک از خطوط عمودی در زیر ماتریس سمت چپ یا به متغیر ورودی و یا به متمم آن متصل می شود، به طور کلی یک $P \times q$ PLA می تواند مجموعه ای از $(q - 2n)$ تابع n متغیری را پیاده سازی کند، مشروط بر این که تعداد کل جملات حاصل ضرب متمایز توابع از P تجاوز نکند.

مثال: توابع $\begin{cases} f_1 = x_1 x_2' + x_2' x_3 + x_1 x_3 \\ f_2 = x_1 x_2' + x_1' x_2 x_3 \end{cases}$ را به وسیله PLA انجام دهید.

تعداد جملات حاصل ضرب متمایز توابع 4 تا می باشد، بنابراین $p = 4$ می باشد.

$$\left. \begin{array}{l} \text{تعداد توابع} \quad q - 2n = 2 \\ \text{تعداد متغیرها} \quad n = 3 \end{array} \right\} \Rightarrow q = 8$$

بنابراین به یک 4×8 PLA نیاز داریم.



شمارنده‌ها Counters

شمارنده در اصل ثباتی است که به محض دریافت سیگنال شمارش (Count Signal) دنباله‌ای از حالات شمار درونی S_0, S_1, \dots, S_{n-1} را طی می‌کند و پس از دریافت سیگنال شمارش n ام به حالت اولیه S_0 باز می‌گردد.

Modulo - n counter


$$S_{i+1} = S_i + 1 \pmod{n}$$

با توجه به کدهای به کار رفته برای نمایش اعداد و Timing Mode (که منظور ممکن است Synchronous, Asynch) شمارنده‌ها در انواع مختلف موجودند که چند نمونه از متداول‌ترین آن‌ها را مطالعه می‌کنیم.

۱ - Binary Counter شمارنده دودویی

ساده‌ترین شمارنده‌ای است که عمل شمارش را در سیستم اعداد باینری انجام می‌دهد، مثلاً Modulo - n binary Counter دنباله‌ای از اعداد $0, 1, \dots, n-1$ را می‌شمارد و پس از دریافت سیگنال شمارش n ام، به حالت اولیه صفر باز می‌گردد.

مثال: با استفاده از D - FF یک Modulo - 8 Binary طرح کنید.



| Present state | | | Next state | | | | | |
|---------------|-------|-------|------------|-------|-------|-------|-------|-------|
| | | | C=0 | | | C=1 | | |
| A_1 | A_2 | A_3 | A_1 | A_2 | A_3 | A_1 | A_2 | A_3 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |

با توجه به جدول حالات متوجه می‌شویم که شمارنده در صورتی عمل شمارش را انجام می‌دهد که $C=1$ باشد و در صورتی که $C=0$ باشد، حالت درونی شمارنده بدون تغییر باقی خواهد ماند. از این رو برای ساده نمودن عمل طراحی می‌توان C را از جدول حذف نمود، ولی به خاطر داشت که آن را با ورودی هر یک از FF ها AND نمود که این موضوع برای T - FF, JK - FF که از نوع جهشی هستند، صحیح است ولی برای D - FF و SR - FF نمی‌توان سیگنال شمارش C را از جدول حذف نمود. بنابراین جدول شامل 16 سطر خواهد بود.

| input C | P.S. | | | N.S. | | | inputs to FFS | | | min term |
|------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------|
| | A ₁ | A ₂ | A ₃ | A ₁ | A ₂ | A ₃ | D ₁ | D ₂ | D ₃ | |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 2 |
| 0 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 3 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 4 |
| 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 5 |
| 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 6 |
| 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 7 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 8 |
| 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 9 |
| 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 10 |
| 1 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 11 |
| 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 12 |
| 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 13 |
| 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 14 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 15 |


| | | | | | | |
|---|----|-------------------------------|----|----|----|----|
| | | CA ₁ | | | | |
| | | A ₂ A ₃ | 00 | 01 | 11 | 10 |
| 0 | 0 | 4 | 12 | 1 | 8 | 1 |
| | 01 | 1 | 5 | 13 | 9 | |
| | 11 | 3 | 7 | 14 | 11 | |
| | 10 | 2 | 6 | 15 | 10 | 1 |

برای D₃

$$D_3 = C'A_3 + CA'_3$$

$$D_1 = C'A_1 + A_1A_2 + A_1A'_3 + CA'_1$$

$$D_2 = C'A_2 + A_2A'_3 + CA'_2A_3$$



Decade Counter

شمارنده‌ای است که عمل شمارش را در سیستم اعداد دهدهی انجام می‌دهد، مثلاً شمارنده ارقام دهدهی (Decade of Decimal Counter) از صفر تا 9 می‌شمارد و پس از دریافت سیگنال دهم به صفر باز می‌گردد و یک رقم نقلی به مرحله بالاتر تولید می‌کند. عمل شمارش ممکن است در NBCD انجام گیرد.

تمرین: با استفاده از T - FF یک Decade Counter طرح کنید.


مثال: با استفاده از T - FF یک شمارنده صعودی با پیمانه 8 طرح کنید.

| P.S | | | N.S. | | |
|----------------|----------------|----------------|----------------|----------------|----------------|
| A ₁ | A ₂ | A ₃ | A ₁ | A ₂ | A ₃ |
| 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 1 | 0 | 0 | 0 |

شرایط شمارش صعودی

- ۱- فلیپ فلاپ A₃، با دریافت هر سیگنال شمارش تغییر حالت می‌دهد.
 - ۲- فلیپ فلاپ A₂ وقتی تغییر حالت می‌دهد که FF مرتبه پایین‌تر، یعنی A₃ در حالت 1 باشد.
 - ۳- فلیپ فلاپ A₁ وقتی تغییر حالت می‌دهد که هر دو FF مرتبه پایین‌تر، یعنی A₂، A₃ هر دو در حالت 1 باشد.
- در این شیوه از طراحی می‌توان سیگنال شمارش را از جدول حذف نمود و در نتیجه بر خلاف مثال قبلی جدول حالات از 16 سطر به 8 سطر تقلیل می‌یابد.

و به راحتی می توان پیمانه آن را افزایش داد و یا چند IC از این شمارنده را به هم وصل نمود.



Binary Up - Down Counter

شمارنده‌ای است که می تواند عمل شمارش را به صورت صعودی و نزولی انجام دهد.

مثال: با استفاده از T - FF یک شمارنده دودویی صعودی و نزولی با پیمانه 8 طرح کنید.

با فرض این که شمارنده در هر Clock Pulse یا سیگنال شمارش صعودی (Up - Count) و یا سیگنال شمارش نزولی (Down - Count) دریافت کند، یعنی در هر Clock Period شمارنده یا به طور صعودی یا به طور نزولی عمل شمارش را انجام می دهد. طراحی شمارنده صعودی را در مثال قبل انجام دادیم، حال ابتدا طراحی شمارنده نزولی را با بررسی State table زیر انجام می دهیم:

| P.S. | | | N.S. | | |
|----------------|----------------|----------------|----------------|----------------|----------------|
| A ₁ | A ₂ | A ₃ | A ₁ | A ₂ | A ₃ |
| 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 |
| 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 0 |
| 1 | 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 | 0 |
| 0 | 0 | 0 | 1 | 1 | 1 |


با بررسی جدول حالات (State table) متوجه می شویم.

شرایط شمارش نزولی

(۱) A₃ با هر سیگنال شمارش نزولی تغییر حالت می دهد.

(۲) وقتی تغییر حالت می دهد که FF مرتبه پایین تر، یعنی A₃ در حالت 0 باشد.

(۳) A₁ وقتی تغییر حالت می دهد که FF های مرتبه پایین تر، یعنی هم A₃ و هم A₂ در حالت 0 باشند.




Modulo - 8 Binary down - counter

بنابراین اگر سیگنال‌های شمارش صعودی و نزولی مجزا باشند، عبارت ورودی FF ها را می‌توان به روش زیر به دست آورد:

۱ - عبارت ورودی FF ها را برای شمارش صعودی به دست می‌آوریم.

۲ - عبارت ورودی FF ها را برای شمارش نزولی تعیین می‌کنیم.


۳ - دو شرط را با هم OR منطقی نموده و به ورودی FF ها وصل می‌کنیم.



3 - cell up - down Binary count

Ring Counter شمارنده حلقوی

این شمارنده به مدار منطقی اضافی نیاز ندارد و در واقع همان ثبات تغییر مکان می‌باشد. شکل زیر یک n - cell Ring Counter را نشان می‌دهد که با استفاده از FF - D طرح شده است.




عمل شمارش با حالت اولیه که در آن فقط A_0 مساوی 1 و بقیه مساوی صفر هستند، شروع می‌شود و با هر سیگنال شمارش محتوی هر FF به سمت راست خود منتقل می‌گردد. و محتوی آخرین FF سمت راست به اولین FF سمت چپ باز می‌گردد. موضع FF ای که شامل حالت یک است، شمار شمارنده را معین می‌کند.

تمرین: چگونه می‌توان Binary Counter را به Ring Counter تبدیل کرد و بالعکس.

Selectable Modulo Counter (شمارنده با پیمانانه انتخاب پذیر)


عملیات منطقی یا حسابی معمولاً به تعدادی از ریزعمل‌ها نیاز دارد. سیگنال‌های تنظیم وقت برای حفظ ترتیب زمان انجام هر یک از ریزعمل‌ها را می‌توان به کمک Counter ها به وجود آورد و در نتیجه واحد کنترل به تعداد زیادی شمارنده نیاز خواهد داشت. برای رفع این مشکل می‌توان فقط یک شمارنده با پیمانانه انتخاب‌پذیر طرح نمود که جایگزین کلیه شمارنده‌ها گردد. مثلاً فرض کنید عمل ضرب و تقسیم دو عدد به ترتیب به 4 و 6 سیگنال تنظیم وقت نیاز داشته باشد، برای تولید این سیگنال‌های تنظیم وقت می‌توان از طرح زیر استفاده نمود.




شمارنده موج Ripple Counter

در این شمارنده تغییر حالت همه FF بجز FF واقع در LSB به وسیله خروجی FF ماقبل آن تعیین می‌شود. به عبارت دیگر سیگنال شمارش به عنوان Clock به اولین FF متصل می‌شود و عمل شمارش به طور غیرهمگام (Asynchronous) انجام می‌گیرد. سرعت آن به تعداد FF بستگی دارد و مزیت آن به این است که بدون نیاز به مدار منطقی اضافی، بسط داده شود و در واقع ثباتی از نوع Serial - Input parallel - output می‌باشد.

مثال: با استفاده از JK - FF یک 16 - modulo Ripple Counter طرح کنید.



بر خلاف شمارنده‌های غیرهمگام در Synchronous Counter، شمارنده‌های همگام سیگنال شمارش به‌طور مشترک به ورودی Clock همه FF متصل است.




کاربرد شمارنده‌ها

- ۱- برای ذخیره نمودن حالات درونی واحد کنترل: مثلاً اگر PC آدرس دستورالعمل جاری را داشته باشد. با نمودن محتوی آن می‌توان آدرس دستورالعمل متوالی را تولید نمود.
- ۲- برای تولید سیگنال تنظیم وقت، به کمک سیگنال‌های تنظیم وقت، می‌توان ترتیب زمان انجام زیرعمل‌های لازم برای انجام هر ریزعمل را تولید نمود.

« مکانیزم کنترل همگام »

یکی از وظایف مهم واحد کنترل فراهم نمودن سیگنال‌های تنظیم وقت (Timing Signals) برای مولفه‌های کامپیوتر می‌باشد، این سیگنال‌های تنظیم وقت توالی لازم برای انجام زیرعمل‌هایی را مشخص می‌کند که برای انجام یک Operation (عمل) موردنیاز می‌باشد و این سیگنال‌های تنظیم وقت را می‌توان به کمک Master Clock تولید نمود. در واقع نوسانگری است که مدار آن به صورت زیر می‌باشد.



وقتی سیگنال در حلقه شروع به چرخش می کند، دوران آن به طور بی پایان ادامه می یابد و دنباله ای از پالس های یکنواخت و متساوی الفاصله و بی پایان از نظر زمانی تولید می شود.

Pluse Distributor (توزیع کننده های پالس)



در کامپیوترهای رقمی گاهی لازم است Clock Pulse های متوالی را بین K خط متمایز تقسیم نمود. به طوری که

خط اول پالس های $P_1, P_{1+k}, P_{1+2k}, \dots$


خط دوم پالس های $P_2, P_{2+k}, P_{2+2k}, \dots$

خط K ام پالس های $P_k, P_{2k}, P_{3k}, \dots$

دریافت کنند. مدار منطقی که بتواند این توزیع را انجام دهد، توزیع کننده های پالس نامیده می شود که به آسانی چنین مداری را می توان به وسیله Ring Counter و یا Binary Counter همراه با یک Decoder انجام داد.




اگر تعداد سیگنال‌های تنظیم وقت یعنی K ، عدد بزرگی باشد، می‌توان از دو Ring Counter با چرخه تقریباً \sqrt{K} استفاده نمود. مثلاً اگر $K = 12$ باشد، می‌توان از دو Ring Counter با طول چرخه 3 و 4 برای تولید سیگنال‌های تنظیم وقت استفاده نمود. هر کدام از این سیگنال‌ها را می‌توان به خط توانا ساز یک ثابت وصل نمود تا ترتیب زمان انجام زیرعمل‌های لازم را کنترل کند.




Word - Time Generator



در Serial Operation گاهی لازم است واحد کنترل سیگنالی تنظیم وقتی تولید کند که به تعداد پالس‌های مساوی با تعداد بیت‌های یک کلمه یک باقی بماند. چنین سیگنالی را Word Time گویند که به آسانی می‌توان به وسیله یک Counter تولید نمود.



3 - cell Binary counter




در عملیات موازی (Parallel Operation) برای انجام هر یک از عملیات ممکن است تنها یک Clock - Period کافی باشد، بنابراین واحد کنترل باید سیگنال‌های تنظیم وقتی را تولید کند که به اندازه یک Clock - Period مساوی با 1 باقی بماند. چنین سیگنال‌هایی باید متمایز از یکدیگر باشد تا بتوان مراحل مختلف عملیات را کنترل نمود. این سیگنال‌ها را می‌توان به وسیله Ring Counter یا Binary Counter همراه با یک Decoder ایجاد نمود.



2 - cell Binary counter

نمودار تنظیم وقت




BUS (گذرگاه)

مجموعه‌ای است از سیم‌های رابط که برای انتقال یک کلمه m بیتی از یک مبدا به یک مقصد مورد استفاده قرار می‌گیرند و معمولاً مبداها و مقصدهای ثابت‌های کامپیوتری هستند.

گذرگاه‌ها دارای خاصیت ثابت‌ها هستند. زیرا با دارا بودن Buffer Reg قادرند اطلاعات را در خود ذخیره کنند و همچنین مانند ثابت‌ها آدرس‌پذیر هستند.

← سیگنال کنترل رجیستر ← C₁:Reg A → Data BUS


← سیگنال کنترل رجیستر ← C₂:Data BUS → Reg B



سیستم گذرگاه ممکن است، یکسو یا دوسو باشد. از آنجا که هر یک از رجیسترها می‌تواند به هر دو رجیستر هم داده بفرستد، سیستم را می‌توان به دو گروه تقسیم می‌شود:


۱- گذرگاه اختصاصی (Dedicated BUS)

در گذرگاه اختصاصی، به ازای هر یک از منابع و مقصدها یک گذرگاه اختصاصی یکسو وجود دارد و به طور کلی اگر n واحد وجود داشته باشد، برای انتقال اطلاعات بین این n واحد به $n(n-1)$ گذرگاه اختصاصی نیاز خواهیم داشت.



۲- گذرگاه مشترک (Common BUS)

هر چند گذرگاهها هیچ Functionی از خود نشان نمی‌دهند، ولی با توجه به گیرنده‌ها، فرستنده‌ها سیم‌های رابط، مدارهای راه‌گزینی، تقویت‌کننده‌ها و همچنین تعداد Pin های موجود در IC هزینه‌ای را در بر دارد.



به دلیل این هزینه‌ها معمولاً از Common BUS (گذرگاه مشترک) استفاده می‌کنند که می‌تواند هر یک از منابع را به هر یک از مقصدها متصل کند.

در گذرگاهها اختصاصی انتقال هم‌زمان می‌تواند صورت بگیرد، ولی در گذرگاه مشترک نمی‌تواند. مدار کنترل‌کننده اختصاصی ساده است، ولی مدار کنترل گذرگاه مشترک پیچیده است.

در گذرگاه اختصاصی برای هر یک از واحدها یک تسهیم‌کننده لازم است. ولی در گذرگاه مشترک به تعداد بیت‌های کلمه به MUX نیاز داریم.

دو ریزعمل در گذرگاه اختصاصی ممکن است در 1 - Clock Period انجام می‌گیرد، ولی همان دو ریزعمل در گذرگاه مشترک ممکن است در 2 - Clock Period انجام گیرد.

سیستم گذرگاه را می‌توان به کمک MUX و Decorder طرح نمود.

MUX برای انتخاب یکی از منابع و Decorder برای انتخاب یکی از مقصدها به کار می‌رود.

مثال: برای انتقال اطلاعات بین 4 ثبات 8 بیتی A, B, C و D، یک Common BUS طرح کنید.
 بیت‌هایی را که دارای رتبه یکسان هستند به ورودی یک MUX متصل می‌کنیم، خروجی همان MUX را به عنوان ورودی محرک به همه FF‌هایی که دارای رتبه یکسان هستند وصل می‌کنیم. خروجی Decoder را نیز به عنوان سیگنال Load به Reg‌ها وصل می‌کنیم.

بنابراین MUX به منظور انتخاب منبع و Decoder برای انتخاب مقصد به کار می‌رود.

(Dedicated BUS)

